Vorlesung

Hardwareverifikation

(Verification Engeneering)

Die Vorlesung findet während des Wintersemesters 2001/2002
regelmäßig donnerstags um 17:00 Uhr
im Raum 207 auf dem Sand 13 statt.

Hier der Terminplan:
 
 

Do. 18. Oktober 2001	Organisation, Einleitung, Motivation des Themas, pdf
Do. 25. Oktober 2001	Die Hardwarebeschreibungssprache Verilog, pdf ps
Do. 1. November 2001	Aller Heiligen
Do. 8. November 2001	Simulation, Testbenches pdf ps tempExpr.pdf
Do. 15. November 2001	Aussagenlogik, BDDs pdf ps
Do. 22. November 2001	Equivalenzprüfung, pdf
Do. 29. November 2001	Automatentheorie pdf
Do. 6. Dezember 2001	temporallogische Modellprüfung pdf
Do. 13. Dezember 2001	temporallogische Modellprüfung
Do. 20. Dezember 2001	Übungen zu den bisherigen Themen ps
Do. 10. Januar 2002	optionale Themen
Do. 17. Januar 2002	optionale Themen
Do. 24. Januar 2002	optionale Themen
Do. 31. Januar 2002	optionale Themen
Do. 7. Februar 2002	optionale Themen
Do. 14. Februar 2002	optionale Themen

 

Literatur

Motivation, Aussagenlogik, BDDs, Automaten, Temporallogik, Modellprüfung

• Thomas Kropf, Introduction to Formal Hardware Verification
  Springer Heidelberg, ISBN 3-540-65445-3

Verilog

• James M. Lee, Verilog Quickstart!
  Kluwer Academic Publishers, ISBN 0-7923-8515-2

Simulation, ATPG

• Franz Rammig, Systematischer Entwurf digitaler Systeme
  Teubner Stuttgart, ISBN 3-519-02265-6

BDDs in allen Variationen

• Drechsler und Becker, Graphenbasierte Funktionsdarstellung
  B. G. Teubner Stuttgart, ISBN 3-519-02149-8vvorlesung

Äquivalenzprüfung

• Shi-Yu Huang, Kwang-Ting Cheng, Formal Equivalence Checking and Design Debugging
  Kluwer Academic Publishers, ISBN 0-7923-8184-X

Weitere Links

Verilogmonitore

• http://www.verificationlib.org