Diplom- und Studienarbeiten / Hiwi-Stellen

Der Entwurf sicherheitskritischer Systeme stellt eine immer größer werdende Herausforderung für die Systementwickler dar. Wachsender Zeitdruck, höhere Anforderungen an die Korrektheit und steigende Systemkomplexität machen den Systementwurf zu einer sehr komplexen Aufgabe. Dabei werden immer mehr System-komponenten in einem einzigen Chip integriert (System on a Chip). Erschwerend kommt hinzu, dass diese Systeme oft heterogen arbeiten, dies bedeutet, dass sowohl digital als auch analoge Komponenten gemeinsam eingesetzt werden. Um die Komplexität der analogen Komponenten auf hoher Abstraktionsebene beherrschbar zu gestalten, wurde die C++ Systembeschreibungssprache SystemC um eine Analog-Mixed-Signal-Bibliothek (AMS) erweitert. Ziel der Arbeit ist es, die Probleme und Schwachstellen bei der Simulation von Mixed-Signal Eigenschaften mit dem SystemC Temporal Checker zu analysieren.

Ziel

Ziel der Studienarbeit ist es, die Probleme und Schwachstellen bei der Simulation von Mixed-Signal Eigenschaften mit dem SystemC Temporal Checker zu analysieren.

Aufgaben:

Durchführen/Entwickeln eines Verfahren zum Einbinden von Mixed-Signal Eigenschaften in die Simulation von eingebetteten Systemen.

Voraussetzung

Entsprechendes Engagement zur Erarbeitung im Bereich der Programmierung und Simulation von SystemC und SystemC-AMS.

Durch die wachsende Komplexität der eingebetteten Systeme werden neue Methoden benütigt, um die entstehenden Probleme im Entwicklungs- und Verifikationsprozess zu bewältigen. Um den Entwicklungs- und Verifikationsprozesses zu verbessern, soll in Zukunft UML/SysML für die Spezifikation und das Design verwendet werden. Für die Verbesserung des Verifikationsprozesses sollten die Informationen der hohen Abstraktionsebenen, wie UML/SysML, über eine Systemanalyse extrahiert werden.

Ziel

Ziel der Diplom- oder Studienarbeit ist es, über die Systemanalyse der Struktur- und Sequenzdiagramme, Kommunikationseigenschaften für die System-Verifikation zu generieren.

Aufgaben:

Entwicklung/Bewertung eines Analyse-Verfahrens von eingebetteten Systemen, Implementierung des Analyse-Verfahrens.

Voraussetzung

Kenntnisse im Bereich der Programmierung von C/C++, geringe Vorkenntnisse in UML/SysML – oder entsprechendes Engagement zur Erarbeitung dieser Kenntnisse.

Durch die wachsende Komplexität der eingebetteten Systeme werden neue Methoden benötigt um die entstehenden Probleme in dem Entwicklungs- und Verifikationsprozess zu bewältigen. Assertions stellen ein zu Überwachendes definiertes Verhalten eines Systems dar. Dieses Verhalten wird während der Simulation des Systems mit Beobachtungspunkten (Monitore) durchgeführt, wodurch man an eine bessere Übersicht über die Simulation erhült und Fehler besser lokalisieren kann. Assertions werden heutzutage von Hand in das Design eingefügt. Zur Verbesserung des Prozesses m&ouumlchte man die Assertions, entkoppelt vom Entwurf, nur für die Simulation in das Design automatisch integrieren.

Ziel

Ziel der Diplom- oder Studienarbeit ist es, vordefinierte Assertions automatisch in ein SystemC-Design, mit dem an der Universität Tübingen entwickelten SystemC Temporal Checker (SCTC), einzubinden.

Aufgaben:

Aufgaben: Entwickeln eines Verfahres zum Einbinden von Assertions in ein SystemC-Design mit dem SCTC, Implementierung des Verfahrens

Voraussetzung

Kenntnisse im Bereich der Programmierung von C/C++, geringe Vorkenntnisse in UML/SysML und SystemC – oder entsprechendes Engagement zur Erarbeitung dieser Kenntnisse.

Bei der Entwicklung von eingebetteten Systems muss die Interaktion zwischen der Software und den ASICs bzw. den Schnittstellen besonders beachtet werden. Für die Simulation bzw. Emulation werden zur Beobachtung der Interaktionen (Kommunikationen) Assertions verwendet, welche die Kommunikation zwischen den verschiedenen HW- oder SW-Modulen darstellen. Als Beispiel eines eingebetteten Systems wird der LEON2-Prozessor verwendet. Es handelt sich hierbei um ein synthetisierbares VHDL-Prozessor-Design, welches für verschiedene Anwendungen modifiziert werden kann.

Ziel

Ziel der Diplom- oder Studienarbeit ist es, eine Anwendung auf dem LEON2 zu importieren und für diese Anwendung vordefinierte Assertions in das VHDL-Design des LEON2 einzubinden. Das System soll mit den Assertions simuliert bzw. emuliert werden, um Fehler die bei der Entwicklung gemacht wurde zu lokalisieren.

Aufgaben:

Aufgaben: Entwickeln eines Verfahren zum Einbinden von Assertions in ein VHDL-Design, Implementierung und Versuchsdurchführung mit dem LEON2-Prozessor

Voraussetzung

Kenntnisse im Bereich der Programmierung von C/C++, geringe Vorkenntnisse in UML/SysML und SystemC – oder entsprechendes Engagement zur Erarbeitung dieser Kenntnisse.

Ziel

Voraussetzung

Kenntnisse im Bereich der Programmierung von C/C++, geringe Vorkenntnisse in UML/SysML und der formalen Methoden – oder entsprechendes Engagement zur Erarbeitung dieser Kenntnisse.

Ziel

Voraussetzung

Kenntnisse im Bereich der Programmierung von C/C++, geringe Vorkenntnisse in UML/SysML und der formalen Methoden – oder entsprechendes Engagement zur Erarbeitung dieser Kenntnisse.

Titel der Arbeit

-->