Dieser Bericht gibt einen aktuellen Überblick über die Themen, die derzeit im Forschungsbereich "Systementwurf in der Mikroelektronik (SiM)" am Forschungszentrum Informatik (FZI) und im Arbeitsbereich "Technische Informatik" an der Fakultät für Informatik der Universität Tübingen bearbeitet werden.

Im FZI-Forschungsbereich SiM und am Lehrstuhl für Technische Informatik arbeiten zurzeit insgesamt 40 Mitarbeiterinnen und Mitarbeiter, die überwiegend aus Drittmitteln verschiedener Auftraggeber finanziert werden. Eine Reihe von Stipendiaten und selbstverständlich viele Studierende, die als wissenschaftliche Hilfskräfte oder im Rahmen ihrer Diplom- und Studienarbeiten am Lehrstuhl mitarbeiten, unterstützen die Forschung und Lehre zusätzlich. Im Rahmen dieses Berichts soll vor allem auf die Arbeiten der letzten zwei Jahre ausführlicher eingegangen werden.

Die Arbeiten des Forschungsbereichs "Systementwurf in der Mikroelektronik" und des Arbeitsbereichs "Technische Informatik" beschäftigen sich schwerpunktmäßig mit Fragen des Entwurfs mikroelektronischer Systeme. Ein besonders aktueller Schwerpunkt ist in diesem Zusammenhang der Entwurf eingebetteter Systeme. Weitere Schwerpunktthemen betreffen IP-Reuse, Hardware/Software-Co-Design, SystemC, Multimedia, Rapid Prototyping, Schaltungssynthese, technische Anwendungen Neuronaler Netze sowie den Einsatz von Parallelrechnern.

Im Berichtszeitraum konnten 12 Mitarbeiterinnen und Mitarbeiter ihre Promotion erfolgreich abschließen. Im Berichtszeitraum entstanden ca. 110 Veröffentlichungen sowie 27 Diplom- und Studienarbeiten.

In diesem Bericht sind die Arbeiten der wissenschaftlichen Mitarbeiterinnen und Mitarbeiter ausführlich beschrieben. Für weitere Informationen sei auf die Projektübersicht, die Zusammenstellung der Veröffentlichungen bzw. die Kontaktadressen am Ende dieses Berichts verwiesen.

Mai 2001 Wolfgang Rosenstiel

Rosenstiel, Wolfgang, o.Prof., Dr. rer. nat.

Reiter, Diana

Bringmann, Oliver, Dipl.-Inform.

Buchholz, Cristina, Dipl.-Ing. (bis 06/2000)

Hansen, Cordula, Dr. rer. nat.

Haug, Gunter, Dr. rer. nat.

Hergenhan, André, Dr. rer. nat.

Hüttemann, Stefan, Dipl.-Phys. (bis 09/2000)

Katchan, Igor, Dipl.-Ing. (seit 05/99)

Kebschull, Udo, Prof., Dr. rer. nat. (Stellv. Bereichsleitung)

Koch, Gernot, Dr. rer. nat. (beurlaubt)

Kunzmann, Arno, Dr. rer. nat. (bis 06/99)

Martínez Madrid, Natividad, Dr. rer. nat. (seit 07/99)

Menn, Carsten, Dipl.-Inform. (seit 04/99)

Nitsch, Carsten, Dipl.-Inform. (10/99-03/00)

Oetker, Carsten, Dipl.-Ing. (seit 10/99)

Reichelt, Dirk, Dipl.-Inform. (bis 12/99)

Schmitt, Stephen, Dipl.-Inform.

Seepold, Ralf, Dr. rer. nat. (Abteilungsleitung)

Siebenborn, Axel, Dipl.-Inform. (seit 05/00)

Steckstor, Thorsten, Dipl.-Inform. (04/99-08/00)

Vörg, Andreas (seit 12/00)

Weiß, Karlheinz, Dr. rer. nat.

Casado Ortiz, Fernando (Stipendium)

Ivaniuk, Aliaksandr (Stipendium)

Reimold, Margot (seit 11/99)

Eisele, Annegret (bis 10/99)

Weber, Monika

Babanine, Alexei, Dipl.-Math.(Drittmittel)

Beschorner, Klaus, Dipl.-Inform. (Landesstelle)

Bessonov, Mikhail, Dipl.-Inform. (Drittmittel) (seit 7/00)

Bogdan, Martin, Dr. rer. nat. (Landesstelle)

Braun, Axel, Dipl.-Inform. (Drittmittel) (seit 11/00)

Dreher, Werner, Dipl.-Phys. (Technischer Angestellter)

Ganzenmüller, Sven, Dipl.-Phys. (Drittmittel) (seit 02/01)

Gerlach, Joachim, Dr. rer. nat. (Drittmittel) (bis 09/00)

Heim, Gerald, Dipl.-Inform. (Landesstelle/Drittmittel)

Hermle, Thomas, Dipl.-Inform. (Landesstelle/Drittmittel)

Heuser, Frank, Dipl.-Phys. (Drittmittel) (seit 02/01)

Heuser, Udo, Dr. rer. nat. (Drittmittel)

Hipp, Michael, Dipl.-Phys. (Drittmittel)

Hoffmann, Dirk, Dr. rer. nat. (Drittmittel)

Kuhn, Tommy, Dr. rer. nat. (Landesstelle)

Ludwig, Lothar, Dipl.-Inform. (Drittmittel)

Martin, Hans-Georg, Dipl.-Math. (Drittmittel) (bis 12/99)

Oppold, Tobias, Dipl.-Inform. (Drittmittel) (seit 01/00)

Ritt, Marcus, Dipl.-Inform. (Drittmittel)

Ruf, Jürgen, Dr. rer. nat. (Drittmittel)

Schröder, Michael, Dipl.-Inform. (Drittmittel) (seit 10/00)

Schulz-Key, Carsten, Dipl.-Inform. (Drittmittel)

Winterholer, Markus, Dipl.-Inform. (Drittmittel) (seit 01/00)

Wunner, Julia, Dipl.-Math. (Landesstelle)

Lange, Walter, Dipl.-Ing. (Gast)

Sapojnikova, Elena, Dipl.-Ing. (Stipendium)

Der Forschungsbereich "Systementwurf in der Mikroelektronik" (SiM) am Forschungszentrum Informatik Karlsruhe (FZI) und der Lehrstuhl Technische Informatik an der Universität Tübingen bestehen seit 1990. Beide Arbeitsgruppen waren und sind an mehreren nationalen und internationalen Projekten beteiligt und beschäftigen sich mit zahlreichen Themen auf dem Gebiet des Entwurfs und der Anwendung mikroelektronischer Systeme. Die Arbeitsgebiete umfassen die Schwerpunktthemen Entwurf eingebetteter Systeme, Rapid Prototyping und WCET-Analysen, Formale Verifikation und Simulation, Hardware/Software-Co-Design und High-Level-Synthese, IP-Reuse, Multimedia, Neuronale Netze, Parallelrechner und parallele Programmierung sowie SystemC.

Im Folgenden sind die Projekte nach den zugehörigen Arbeitsthemen, die in alphabetischer Reihenfolge genannt werden, gegliedert und beschrieben.

ESDG: Embedded Systems Design Group

http://www.uni-tuebingen.de/GKInterphasen/gkindex.html

http://www.c-lab.de/grasp

http://www-ti.informatik.uni-tuebingen.de/~grip/

http://marie-curie.fzi.de/

http://struppi.informatik.uni-tuebingen.de/bioinformatik/index.html

"http://www-ti.informatik.uni-tuebingen.de/~oase/

http://www-ti.informatik.uni-tuebingen.de/oasis

http://www.dcs.gla.ac.uk/prosper/

http://www.uni-tuebingen.de/uni/opx

http://speac.fzi.de/

http://toolip.fzi.de/

Deutsches Büro der European-CAD-Standardization-Initiative (ECSI) (Ralf Seepold)

Embedded Systems Design Group (Igor Katchan, Carsten Nitsch, Carsten Oetker, Thorsten Steckstor, Karlheinz Weiß)

In diesem Forschungsschwerpunkt werden neue Entwurfsmethoden für eingebettete Systeme im Bereich der industriellen Automation entwickelt und anhand konkreter Entwicklungsprojekte in Zusammenarbeit mit der Industrie evaluiert. Der dabei verfolgte Ansatz basiert auf einer systematischen Architekturfindung und anschließender Emulation dieser so gefundenen Architektur. Bei der Architekturfindung werden alle Problemfelder, die mit einer Komponente verbunden sind, getrennt erfasst und bewertet. Diese Problemfelder der so ausgewählten Komponente werden parallel und getrennt in der Emulation bearbeitet. Als Design-Emulationsplattform wurde das SPYDER-System entwickelt. SPYDER-CORE ist die eine Komponente des SPYDER-Systems und dient zur Emulation von eingebetteter Software, basierend auf den Hitachi SH- Microcontrollern und dem Echtzeitbetriebssystem VxWorks. Das Hardware-Emulationstool SPYDER-VIRTEX-X2E basiert auf SRAM-basierten FPGAs der Virtex-/Virtex E-Serie von Xilinx.

Die auf dem Emulationssystem basierende Entwurfsmethodik wurde durch mehrere Industrieprojekte (u.a. mit den Firmen Becker Automotive Systems, IBM (Rüschlikon/Schweiz) und Vishay ) erfolgreich angewandt und weiterentwickelt. Sowohl das komplette SPYDER-System als auch die einzelnen Komponenten haben sich in konkurrenzfähige Produkte für Industrie und Wissenschaft entwickelt. Mehrere Industriepartner (z.B. AMI und Sony) und Forschungsinstitutionen haben SPYDER-Boards in ihren Entwicklungsarbeiten erfolgreich eingesetzt.

Eingebettete Systeme und statische Laufzeitanalyse (André Hergenhan, Axel Siebenborn)

Eingebettete Systeme der industriellen Automation sind oft reaktive Systeme, die Informationen in einem bestimmten Zeitraster bearbeiten und Ergebnisse zur Verfügung stellen müssen. Analytische Leistungsbewertungen von Softwareimplementierungen auf Mikrocontrollern sind deshalb von essenzieller Bedeutung.

Die statische Laufzeitanalyse verknüpft Informationen über den möglichen Programmfluss mit Informationen über die Prozessorarchitektur, um daraus insbesondere worst-case-Laufzeitabschätzungen zu generieren. Allgemein sind bei der statischen Laufzeitanalyse zwei Teilprobleme zu betrachten:

• Programmpfadanalyse
• Architekturmodellierung

Werden Prozessorarchitekturen mit Befehls- und Daten-Caches eingesetzt, so variieren die Laufzeiten durch die jeweiligen Knoten entsprechend den Cache-Hits und Cache-Misses. Die Anzahl der Cache-Hits und -Misses hängt von der Programmstruktur selbst und von den Cache-Typen mit ihren Plazierungs-, Ersetzungs- und Schreibstrategien ab. Durch zusätzliche Grafen können die Beziehungen zwischen Programmstruktur und Cache-Eigenschaften dargestellt und für die Laufzeitanalyse nutzbar gemacht werden.

Sprungvorhersage-Techniken und Beziehungen zwischen Basisblöcken werden auf ähnliche Weise modelliert. Hier werden Informationen über die Programmstruktur mit den Architektureigenschaften der Sprungvorhersage verknüpft.

Die Herausforderungen statischer Verfahren hinsichtlich der Programmpfadanalyse sind besonders durch die beiden nachfolgenden Problemfelder gegeben.

Erstens gibt es ein generelles theoretisches Problem. Das statische Auffinden des längsten Pfades durch ein Programm ist theoretisch unentscheidbar, da dieses Problem äquivalent zum unentscheidbaren Halteproblem für die Turing-Maschine ist. Dies begründet die notwendige Forderung nach einer Begrenzung von datenabhängigen Schleifen und Iterationen. Dies ist sinnvoll hinsichtlich einer generellen Programmterminierung und notwendig für die statische Analysierbarkeit des Programms.

Ein zweites Problem ist ebenfalls eng mit dem Fehlen dynamischer Informationen verbunden. Im Allgemeinen gilt, dass Programmpfade kontextsensitiv durchlaufen werden können. Programmpfade können sich kontextabhängig bedingen oder ausschließen. Dieser Zusammenhang beschränkt die Kombinationen möglicher Programmpfadverläufe und beeinflusst damit den längsten dynamisch durchlaufenen Programmpfad.

Die gesuchten Programmpfadinformationen müssen dabei entweder in einer geeigneten Form durch den Benutzer bereitgestellt werden oder werden idealerweise durch eine automatische Analyse gewonnen. Für beide gilt gleichermaßen, dass funktionale Pfadinformationen leichter auf höheren Abstraktionsebenen (C-Kode) als auf Maschinenkodeebene zu ermitteln sind.

In jedem Fall gilt, dass die Architekturmodellierung für moderne Prozessorarchitekturen auf der Maschinenebene erfolgen muss. Erfolgt die Programmpfadanalyse auf Hochsprachenebene, so müssen die dort ermittelten Informationen auf Maschinenkodeebene transformiert werden, um nutzbar zu sein. Gesucht werden also Entsprechungen von Programmkonstrukten auf beiden Ebenen, sodass die zugehörenden Pfadinformationen eindeutig zugewiesen werden können. Diese Aufgabe wird dadurch erschwert, daß der Compiler die Programmstruktur verändern kann.

VLIW-Prozessorbasierte Emulation und Prototyping digitaler Schaltungen (Gunter Haug)

Durch die steigende Komplexität der entwickelten Systeme kann davon ausgegangen werden, dass --- soll ein System durch Simulation validiert werden --- die zu simulierende Echtzeit ebenfalls steigt. Zusammen mit den immer weiter steigenden Taktfrequenzen ergibt dies einen exponentiellen Anstieg des Simulationsaufwands.

Emulation wird heute schon vielfach zur Systemvalidierung benutzt. Jedoch sind die gegenwärtig verwendeten Verfahren mit einer Reihe von Problemen verbunden. So kann von einem emulierten System im Allgemeinen nicht die Geschwindigkeit des Zielsystems erreicht werden. Lässt sich die Umgebung des zu entwickelnden Systems nicht durch geeignete Maßnahmen an die geringere Geschwindigkeit anpassen, kann kein sinnvoll einsetzbarer Prototyp des Systems erstellt werden. Dies tritt ebenfalls dann ein, wenn die Größe der zur emulierenden Schaltung die Kapazität des Emulators übersteigt.

Gegenüber der Simulation bietet die Emulation den Vorteil, dass die Erstellung von Testvektoren entfällt. Dieser Vorteil wird aber durch die meist extrem langen Abbildungszeiten auf die Hardware des Emulators wieder zunichte gemacht. Eine Vorgehensweise, wie sie in der Software-Technik verbreitet ist, bei der die Auswirkungen einer Änderung schnell getestet werden können, ist somit nicht möglich.

In letzter Zeit kamen VLIW(very long instruction word)-Prozessoren in Form von DSPs zum Beispiel von Texas Instruments auf den Markt. Der Grad an Parallelität in solchen Prozessoren und in datenflussdominierten Designs liegt in derselben Größenordnung. Es wird darum vorgeschlagen, derartige Designs mit VLIW-Prozessoren zu emulieren, um die erwähnten Probleme zu lösen.

Im Berichtszeitraum wurde die Mapping-Software, die eine RT(register transfer)- Beschreibung in ein VLIW-Programm umwandelt implementiert. Es geschieht dies zyklusgenau, d. h. es wird tatsächlich emuliert und nicht etwa simuliert.

Weiterhin wurde eine Hardware-Platform (basierend auf einem Texas Instruments TMS320C6201) und die zugehörige Laufzeitumgebung implementiert. Das entwickelte Modul ist elektrisch und mechanisch kompatibel zum bestehenden FPGA basierten Emulationssystem (WEAVER). Dies ermöglicht es, komplexe Designs verteilt auf FPGAs und VLIW-Prozessoren zu emulieren.

Entwurf verteilter eingebetteter Systeme (Stephen Schmitt)

Diese dienen als Grundlage für die Entwicklung verteilter eingebetteter Systeme, die sich durch eine dynamische Konfiguration und eine hohe Skalierbarkeit auszeichnen. Dabei werden in einem Netzwerkverbund verschiedene Clienten und Dienste etabliert, die gemeinsam eine bestimmte Aufgabe lösen können. Solche Infrastrukturkonzepte, wie beispielsweise Jini, UPnP oder SLP, werden im Hinblick auf ihren Einsatz in eingebetteten Systemen untersucht. Die Jini-Technologie lässt sich hier unter anderem zur Realisierung flexibler Aktor/Sensor-Netze einsetzen.

Grafische Spezifikation und Echtzeitverifikation von Produktionsautomatisierungssystemen - Projekt GRASP - (Dirk Hoffmann, Thomas Kropf, Jürgen Ruf)

Modellprüfung - Projekt PROSPER (Dirk Hoffmann, Thomas Kropf, Jürgen Ruf)

Transformation von algorithmischen Validierungsumgebungen zur Wiederverwendung auf Register-Transfer-Ebene (Cordula Hansen)

Bei der High-Level-Synthese (HLS) wird aus einer algorithmischen Verhaltensspezifikation (z.B. VHDL) eine strukturelle Darstellung auf Register-Transfer-Ebene (RT-Ebene) generiert. Bei dieser Umsetzung wird das abstrakte Zeitverhalten der algorithmischen Ebene auf das taktgenaue Zeitverhalten der RT-Ebene umgesetzt. Diese Änderung des Zeitverhaltens durch die HLS macht eine Anpassung der Validierungsumgebungen notwendig. Validierungsumgebungen, die für die Simulation der algorithmischen Spezifikation entwickelt wurden, können nicht ohne Anpassungen auf der RT-Ebene wiederverwendet werden. Da die manuelle Anpassung sehr aufwändig ist, wurde hier ein Konzept basierend auf einem Teilordnungsmodell entwickelt, welches die automatische Anpassung der algorithmischen Validierungsumgebung auf RT-Ebene ermöglicht. Das Konzept liegt als prototypische Implementierung vor und wurde in ein kommerzielles Synthesewerkzeug integriert.

Ein Framework für objektorientierte Spezifikation, Verifikation und Synthese (Tobias Oppold)

Die ständig ansteigende Komplexität von Hardware-Systemen in Verbindung mit der zunehmenden Bedeutung von Hardware/Software-Systemen und FPGA-basierten rekonfigurierbaren Systemen stellt eine große Herausforderung an die Hardware-Entwickler dar. Die verwendeten Entwurfsverfahren müssen diesen Anforderungen gerecht werden. Eine geeignetes Verfahren zeichnet sich vor allem durch die Unterstützung der drei wichtigen Problembereiche Spezifikation, Verifikation und Synthese aus. Diese Bereiche werden derzeit noch isoliert betrachtet und es gibt kaum einen Ansatz, der alle drei Problembereiche umfasst.

Hardwarebeschreibungssprachen wie VHDL und Verilog werden schon seit längerer Zeit für die Spezifikation verwendet. Für die Spezifikation auf der Register-Transfer-Ebene sind diese Sprachen auch durchaus geeignet. Für die algorithmische Ebene sind sie jedoch weniger geeignet und auf Grund der fehlenden Semantik ist eine Verifikation von VHDL oder Verilog auf der Verhaltens-Ebene kaum durchführbar. Außerdem sind diese Hardwarebeschreibungssprachen für Hardware/Software-Co-Design nicht geeignet. Ein weiterer entscheidender Nachteil dieser Sprachen ist, dass sie keine objektorientierten Konzepte aufweisen um Wiederverwertbarkeit zu unterstützen. In letzter Zeit werden deshalb vermehrt Sprachen wie C++ und Java eingesetzt, um die Vorteile der objektorientierten Konzepte nutzen zu können. Diese Konzepte ermöglichen es dem Entwickler, ein System auf einer höheren Abstraktionsebene zu spezifizieren und dadurch Produktivität, Lesbarkeit und Wiederverwertbarkeit zu steigern. Allerdings verfügt keine dieser Sprachen über geeignete Konzepte für die Verifikation und sie erlauben es deshalb nicht, alle oben erwähnten Problembereiche abzudecken. Dieser Mangel wird durch die Sprache 'e' behoben. 'e' ist eine objektorientierte Sprache, die von der Firma Verisity Design in Anlehnung an Java entwickelt und um verschiedene Konstrukte und Konzepte für die Verifikation erweitert wurde. Diese Konzepte werden durch eine spezielle Laufzeitumgebung unterstützt, sodass insgesamt eine sehr mächtige Verifikationsumgebung zur Verfügung steht.

Die Sprache 'e' erlaubt dem Entwickler, abstrakte Entwurfstechniken anzuwenden, die zuvor nur für Software-Sprachen verfügbar waren. Darüber hinaus bietet 'e' auch geeignete Konstrukte, um auf der Register-Transfer-Ebene zu spezifizieren und ist deshalb sehr gut für die Spezifikation von Hardware geeignet. Die Entwicklung eines Synthesesystems für 'e'- Beschreibungen führt somit zu einem einheitlichen Framework, das sowohl Spezifikation und Verifikation als auch Synthese umfasst.

Im Auftrag von Cisco Systems und in Zusammenarbeit mit Verisity Design wurden die im Arbeitsbereich Technische Informatik bereits entwickelten Ansätze zur Synthese von objektorientierten Beschreibungen erweitertet und den speziellen Bedürfnissen des Auftraggebers angepasst. Mit dem dabei entstandenen "e-Synthesesystem" wurden verschiedene praxisrelevante Beispiele verarbeitet, die sich zum Teil erfolgreich in Produktion befinden.

Objektorientierter Hardware/Software-Entwurf eingebetteter Systeme (Tommy Kuhn)

Multithread-Analyse für den objektorientierten Hardware-Entwurf (Markus Winterholer)

Mithilfe objektorientierter Konzepte sollen die Komplexität eingebetteter Systeme kontrollierbar und die Entwicklungszeit verbessert werden. Dazu wurde im Arbeitsbereich Technische Informatik eine Entwicklungsumgebung realisiert, welche die Verwendung von Java als einheitliche Beschreibungssprache für die Hardware- und Softwarekomponenten eines eingebetteten Systems ermöglicht.

Die gewonnenen Erfahrungen, wie objektorientierte Sprachkonzepte in Hardware übersetzbar sind, werden genutzt um eine einheitliche Schnittstelle zu bilden, mit der neue objektorientierte Sprachen als Spezifikationssprache für das bestehende Werkzeug eingesetzt werden können. Die Schnittstelle wurde anhand einer neuen objektorientierten Sprache 'e' der Firma Verisity einem erfolgreichen Test unterzogen. Somit steht eine einheitliche Plattform zur Verfügung, mit der objektorientierte Spezifikationen in bekannte Sprachen für die Beschreibung von Hardware wie VHDL oder Verilog transformiert werden können. Bestehende Blöcke, die mit 'e' spezifiziert wurden, können mit vorhandenen Systemen verifiziert werden, um die maximale Wiederverwendung zu garantieren. Nach der Umsetzung in VHDL oder Verilog können bekannte Synthese- und Optimierungssysteme eingesetzt werden.

Neben der Wiederverwendung bestehender Blöcke ist die einfache Implementierung nebenläufiger Programmteile ein Vorteil der Verwendung höherer Sprachen zur Hardwarebeschreibung. Hierzu wurde das System um Algorithmen, Datenstrukturen und Vorgehensweisen zur Abbildung von Programmen mit mehreren Threads erweitert. Die meisten aktuellen Systeme ermöglichen nur die Synthese sequenzieller Beschreibungen. Statt jeden Prozess isoliert zu behandeln findet bei dem entwickelten Ansatz eine prozessübergreifende Multithread-Analyse statt, welche die Daten- und Kontrollflussabhängigkeit der nebenläufigen Prozesse analysiert. Die daraus gewonnenen Informationen werden genutzt um gezielt Mechanismen zur Synchronisation der parallelen Blöcke einzusetzen.

Zielarchitekturorientierte Abschätzung von Schaltungsimplementierungen (Carsten Menn)

High-Level-Synthese von Datenübertragungs-Schaltkreisen (Walter Lange)

Abschätzung der Flächenverbrauchs- und Verzögerungszeit-Charakteristik beim Synthesewerkzeug Monet (Carsten Schulz-Key)

Die ständig steigende Komplexität von Hardwaresystemen ist seit Jahren eines der Hauptprobleme für die Entwickler. Es wird gelöst, indem die Systeme auf immer höheren Abstraktionsebenen beschrieben werden. Dadurch und insbesondere durch den Einsatz von objektorientierten Sprachen bei der Spezifikation kann ein Teil der Komplexität verborgen und die Wiederverwendung von einmal erstellten Komponenten erleichtert werden. Ein Nachteil der hohen Abstraktionsebenen ist jedoch, dass der Prozess der High-Level-Synthese, in dem die Beschreibung in mehreren Stufen in ein Format transformiert wird, das zur Herstellung eines ASICs oder zum Laden eines FPGAs verwendet werden kann, sehr (zeit-) aufwändig ist. Erst nach Beendigung des Syntheselaufs ist bekannt, ob bestimmte Randbedingungen, wie z.B. ein maximaler Flächenverbrauch oder eine bestimmte maximale Verzögerungszeit auf dem kritischen Pfad des Designs, eingehalten werden können. Diese Parameter sind stark vom jeweiligen Design abhängig und werden durch verschiedene Optimierungsstrategien der Synthesewerkzeuge beeinflusst.

Um unnötige Syntheseläufe vermeiden zu können, werden Abschätzer benötigt, die die resultierenden Flächen- und Verzögerungsparameter eines Synthesewerkzeugs unter Berücksichtigung der jeweiligen Optimierungsstrategie voraussagen können, ohne den gleichen hohen zeitlichen Aufwand zu benötigen.

In einem Projekt in Zusammenarbeit mit der Firma Mentor Graphics (Wilsonville, Oregon) wird daher ein Abschätzer für deren Synthesewerkzeug Monet entwickelt. Als Basis für den Abschätzer dient das am FZI entwickelte CADDY-II. Der Schwerpunkt der Projektphase 1999/2000 lag daher zunächst auf der Entwicklung eines Eingabefilters für CADDY-II, mit dem das Design und alle benötigten Syntheseinformationen aus den proprietären Datenstrukturen von Monet extrahiert werden können. In den anschließenden Projektphasen wird der Schwerpunkt auf der Entwicklung der eigentlichen Abschätzungsalgorithmen liegen, die das Verhalten von Monet möglichst genau modellieren. Diese Arbeit wird von Carsten Menn weitergeführt.

Design Reuse, virtuelle Komponenten und Intellectual Property (Natividad Martínez Madrid, Ralf Seepold, EURIPIDES-Projekt)

Digitale IP-Komponenten (Ralf Seepold)

Durch vergleichsweise niedrige Investitionen können erhebliche Kosten - verteilt über den gesamten Produktzyklus - auf einfache Art und Weise eingespart werden. Eine nahe liegende Lösung ist es, bei der Entwicklung neuer Systeme verstärkt auf bereits vorhandene und verifizierte Bausteine, so genannte Intellectual Property (IP) Module, zurückzugreifen. Ein IP-Anbieter kann dasselbe IP-Modul an mehrere Kunden verkaufen, und ein IP-Käufer kann mehrere Anbieter für eine Funktion haben. Aber auch komplexere Systemmodule mit hoch spezialisierter Funktionalität und entsprechend weniger Applikationsfeldern werden künftig vorrangig als IPs entwickelt und vermarktet werden müssen, um den erheblichen Entwicklungsaufwand wirtschaftlicher zu gestalten.

Auf Basis des konventionellen Entwurfsprozesses digitaler Schaltungen wurde am FZI ein Prototyp eines Reuse Management Systems (RMS) aufgebaut, auf das in Zukunft für den Systementwurf zurückgegriffen werden kann. Im Rahmen aktueller Arbeiten wurde ein effizientes Klassifikationsschema und eine Ähnlichkeitsmetrik entwickelt, die den Zugriff auf die Wiederverwendungsmodule unterstützen. Zusätzlich wurde eine Erweiterung der Funktionalität sowie eine Verbreiterung der Konzeption und somit eine plattformunabhängige RMS Architektur geschaffen.

Analoge und Mixed-Signal IP-Komponenten (Natividad Martínez Madrid)

Es existieren zwar bereits einige Forschungsansätze zur Erstellung von Analog-IP. Kernproblem bleibt allerdings die Verfügbarkeit von CAD-Werkzeugen zur Unterstützung von analogen Wiederverwendungsmethoden sowie der geeigneten Synthese. Darüber hinaus stellen sich in der Spezifikation, Validierung, Parametrisierung und der Integration neue Anforderungen. Die bedeutendsten Sprachen sind hier VHDL-AMS, Verilog-AMS und MAST. VHDL-AMS ist das Resultat einer langen IEEE-Standardisierungsanstrengung, die erst im letzten Jahr abgeschlossen wurde. Im Bereich der analogen IP-Komponenten werden sowohl Aspekte des Systementwurfs als auch die der Wiederverwendung in den analogen Entwurfsprozess eingebracht. Am FZI wird ein Dokumentationssystem für die o.g. AMS-HDL basierten Sprachen mithilfe von XML entworfen sowie eine Integration in einen IP-Katalog durchgeführt.

Es wird ein System entwickelt, das die Intergration eines System-Level-Modells, das in einer AMS HDL gegeben ist, durchgeführt. Definition der Dokumentationsattribute und Definition der AMS-XML Sprache sowie Definition und Implementierung des Parsers für unterschiedliche Compiler werden daher getrennt betrachtet. In der letzten Phase werden die Elemente dann in einen IP-Katalog integriert, um in Zukunft von den durchgeführten Schritten zu profitieren.

Schnittstellenentwurf für die Wiederverwendung von algorithmischen Schaltungsbeschreibungen (Cordula Hansen)

Im Rahmen des Projektes EURIPIDES (EURopean Intellectual Property In Designing Electronic Systems) wurde unter anderem der Bereich des Schnittstellenentwurfs bearbeitet. Vorrangige Aufgabenstellung war, eine Architektur und ein Modell zu entwerfen, das auf algorithmischer Ebene den Entwurf und Austausch von Schaltungsbeschreibungen vereinfacht. Das entworfene Modell orientiert sich dabei an den von der VSIA (Virtual Socket Interface Alliance) vorgeschlagenen Verfahren und unterteilt sich in unterschiedliche Sichten und Ebenen. Im ersten Teil wurden bereits die Beschreibungsarten für die Kommunikation, das Zeitverhalten und die Funktion festgelegt. Im zweiten Teil, der diesen Berichtsraum umfasst, wurde eine prototypische Implementierung realisiert, die auf Grundlage von Tcl/Tk die einfache Eingabe der Spezifikation ermöglicht, sowie die Kommunikation zur Datenbank abwickelt. Ein besonderes Ziel war dabei das Auffinden passender Reuse-Komponenten mittels der Kriterien Funktion und Protokollverhalten.

Entwicklung einer verteilten Lehrumgebung (Julia Wunner)

Die Daten des Whiteboard benötigen im Gegensatz zu den Audio- und Videodatenströmen eine zuverlässige Übertragung, daher wird hier ein eigens entwickeltes Nachrichtenübertragungssystem via TCP/IP eingesetzt. Im Whiteboard "meshell" sind außerdem spezielle Funktionen zur Unterstützung der Lehre und der effizienten Gruppenkommunikation integriert, beispielsweise ein optionaler Sitzungsleiter, die eindeutige Identifizierung und konsistente Manipulation von Zeichenobjekten, eine Umfrage-Funktion, Teilnahme-Statistiken, Speichern und Laden aufgezeichneter Sitzungen, mehrsprachige Menüführung und Hilfen.

GRIP - An inteGRated System for the NeuroelectrIc Control of GrasP in Disabled Persons (Martin Bogdan, Michael Schröder)

Ziel des Projektes GRIP ist es, Lösungen zu entwickeln, die es ermöglichen, den partiellen oder totalen Verlust von Handfunktionen auszugleichen. Der Verlust der Handfunktionen ist dabei in der Regel auf Läsionen im Rückenmark zurückzuführen. Zur Lösung des Problems wird die funktionale elektrische Stimulation (FES) der betreffenden Extremität vorgeschlagen. Sie basiert auf einem komplexen Zusammenspiel der Signalverarbeitung äußerer Reize (Druck, Temperatur etc.), dem willkürlichen Kommandos des Patienten und einer hoch technisierten Schnittstelle zwischen Mensch und Steuermodul. Die Schnittstelle wird durch Cuff-Elektroden realisiert.

Die Signalverarbeitung der willkürlichen Kommandos und der aufgenommen Reize wird von einem zweistufiges System bewältigt, das auf künstlichen neuronalen Netzen basiert. Zunächst wird die Intension des Patienten je nach den noch individuell erhaltenen Möglichkeiten mittels eines Schiebereglers, oder weiteren Aufnahmemöglichkeiten detektiert und interpretiert. Danach wird die Intention mithilfe von künstlichen neuronalen Netze derart in eine Impulsfolge übertragen, dass sich die Hand durch die Stimulation der Nerven mit der generierten Impulsfolge entsprechend der Intention bewegt. Die Aufgabe der Technischen Informatik besteht in der Entwicklung dieses Signal verarbeitenden Systems. Zurzeit ist eine System im Tierversuch in der Erprobung. Hierbei wird mithilfe einer chronischen Implantation einer Cuff-Elektrode in einem Schwein der Ansatz des rückgekoppelten Reglers überprüft.

OASIS: Intelligente Suchmaschine (Alexei Babanine, Mikhail Bessonov, Udo Heuser)

In dem Projekt wird die Aufgabe eines Technologietransfers im Bereich der Informationssuche bearbeitet. Die beteiligten Technologien beinhalten neuronale Netze zur Klassifizierung von Informationen, einen intelligenten Crawler, Protokolle für einen verteilten Einsatz im Bereich des Information-Retrievals basierend auf CORBA und auf Directory-Service Techniken. Die Techniken wurden zum Teil im Rahmen des EU-Forschungsprojekts "OASIS - Open Architecture Server for Information Search and Delivery" entwickelt und bestehen vor allem im Information-Retrieval in heterogenen Datensammlungen.

Solche Sammlungen sind oft über LANs oder Internet verteilt. Jedes Datensammlungsmodul für sich ist verantwortlich für das Harvesting in einem speziellen Themenbereich oder in einer isolierten kommerziellen Datenbank. Die LDAP-basierte Brokertechnologie ermöglicht die Propagierung von Anfragen und die Zusammenfassung von Suchergebnissen.

Die Techniken der Neuronalen Netzen werden für eine reelle industrielle Umgebung adaptiert - die Probleme der Skalierbarkeit, Redundanz, Profilierung von speziellen Datenstrukturen (XML, relationalen Datenbanken) werden dabei gelöst.

Das Ziel des Projekts ist es, die wissenschaftlichen Ergebnisse in einer industriereifen Suchmaschine, die in C/C++/CORBA implementiert ist, zu verknüpfen. Die Software soll in Organisationen und Firmen sofort anwendbar sein. Die Pilotprojekte mit Industriepartnern sollen die Transferierbarkeit der entwickelten Techniken demonstrieren.

Das Projekt wird durch das Programm "Junge Innovatoren" des Ministeriums für Wissenschaft, Forschung und Kunst Baden Württemberg gefördert.

Flexible Verzeichnis-Unterstützung für die verteilte Dokumenten-Suche (Mikhail Bessonov)

Es handelte sich hierbei um ein Forschungsprojekt auf dem Gebiet der verteilten Information-Retrieval Systeme. Eine Kooperation bestand mit einer grossen internationalen Telekommunikations-Firma. Der Forschungsschwerpunkt konzentrierte sich auf die Anwendbarkeit LDAP-basierter Verzeichnis-Dienste und auf die Beschreibung von Dokumenten-Sammlungen. Es wurde untersucht, inwieweit solche Beschreibungen für Anfrage-Propagierungen angewendet werden kann.

Zwei unterschiedliche Modelle und entsprechende Verzeichnis-Schemata der Dokumentensammlungs-Beschreibungen wurden betrachtet. Das erste Modell war eine Erweiterung des Schemas, welches im GIOSS-Projekt benutzt wurde, das zweite Modell benutzte Latent-Semantic-Analysis-Methoden.

Theoretische wie auch experimentelle Performanz-Einschätzungen wurden ausgearbeitet. Das zweite Modell zeigte sich eher geeignet, bessere Genauigkeiten in der Auswahl der Dokumentensammlung zur Verfügung zu stellen, allerdings auf Kosten einer signifikanten Steigerung des Speicherplatzbedarfs und der Verarbeitungszeit. Es konnten schliesslich praktische Empfehlungen für die Benutzung flexibler Verzeichnis-Dienste für die verteilte Text-Suche im World Wide Web als auch im Intranet gegeben werden. Es wurden Erweiterungen der oben genannten Techniken für die Suche XML-basierter Spezifikationen verteilter Objekte in Betracht gezogen.

Molekulare Mustererkennung mit supramolekularen Strukturen und Polymeren, PONS (Thomas Hermle)

Die Forschergruppe "Molekulare Mustererkennung mit supramolekularen Strukturen und Polymeren" wurde im Dezember 2000 erfolgreich zum Abschluss gebracht. Alle wesentlichen Ziele konnten innerhalb des Förderzeitraums erreicht werden. So konnte beispielsweise in mehreren Arbeiten gezeigt werden, dass es möglich ist, Selektionsdefizite mit Verfahren der Mustererkennung und multivariaten Datenanalyse zu kompensieren. Die Daten stammten dabei hauptsächlich aus parallelisierter Detektion und umfassten sensitive Schichten von den klassischen Polymermatrizen bis hin zu chiralen Selektoren wie den Cyclodextrinen. Bei qualitativen und quantitativen Vorhersagen konnte eine Vielzahl an Verfahren angewendet und verglichen werden. Dabei wurden auch Verfahren der Merkmalsextraktion und -selektion erfolgreich eingesetzt und Effekte wie Sensordrift untersucht. Für die meisten Problemstellungen erwies sich der Einsatz Neuronaler Netze als sehr vorteilhaft. In Hinblick auf die Verbesserung der Selektivität wurden Verfahren entwickelt und eingesetzt, die es ermöglichen, durch Analyse der Struktur-Wirkungsbeziehungen gezielte Hinweise auf geeignete strukturelle Modifikationen zu erhalten.

Ziel des PONS-Projekts ist die Untersuchung der Interaktionen zwischen Cortex und Cerebellum während Lernaufgaben und motorischer Aktivität durch Multi-Neuron-Ableitungen. Als erster Schritt in der Auswertung der Ableitungen kommt die klassische Signalverarbeitung zum Einsatz, um nachfolgend Nervensignale mit geeigneten Algorithmen zu erkennen (spike detection) und zu klassifizieren (spike sorting). Dabei sollen verbreitete Methoden wie Auto- und Kreuzkorrelogramme, JPSTH, PCA, Unitary Event Analyse, Gravitationsanalyse eingesetzt und neue Verfahren im Bereich der Neuronalen Netze entwickelt werden.

Objektorientierte Kommunikationsbibliotheken zur Parallelisierung wissenschaftlicher Anwendungen (Marcus Ritt)

Objektorientierte Anwendungsentwicklung setzt sich auch im Bereich des wissenschaftlichen Rechnens immer mehr durch. Um die hohen Leistungsansprüche zu erfüllen, wird als Programmiersprache meist C++ eingesetzt. Für die sich daraus ergebenden Vorteile in Abstrahierung, Wartbarkeit und Testbarkeit müssen jedoch Nachteile durch die nur rudimentäre Unterstützung von C++ und objektorientierter Entwicklung allgemein in diesem Bereich in Kauf genommen werden.

Ziel der Arbeit war es, für die Programmierung von Architekturen mit verteiltem Hauptspeicher, eine geeignete objektorientierte Programmierschnittstelle zu entwerfen. Diese Architekturen werden heutzutage normalerweise direkt mit Nachrichtenaustausch und dabei meist mit dem aktuellen Standard MPI (Message-Passing Interface) programmiert. Dieser unterstützt jedoch C++ nur ungenügend.

Um diese Probleme zu lösen, wurde eine eigene objektorientierte Nachrichtenbibliothek namens TPO++ entworfen, die auf Basis von MPI implementiert wurde, und dadurch auf nahezu allen Plattformen einsetzbar ist. Durch ihren Entwurf als dünne Zwischenschicht und den Einsatz von Techniken zur Optimierung zur Übersetzungszeit (Traits) bietet sie nahezu identische Leistung zu MPI. Dabei unterstützt sie -- im Gegensatz zu MPI -- das Übertragen von beliebigen benutzerdefinierten Objekten und Containern der Standard Template Library (STL) ohne dabei die Typsicherheit von C++ zu verletzen. Die Fehlerbehandlung kann über den Exceptions-Mechanismus erfolgen. Um eine einfache Portierung bereits mit MPI parallelisierter Anwendungen zu erlauben, lehnt sich die Schnittstelle in Namenskonventionen so weit möglich an MPI an. TPO++ deckt zurzeit den Funktionsumfang von MPI 1.2 ab. Die aktuellen Arbeiten befassen sich mit der Erweiterung die Funktionalität von MPI 2.0, insbesondere die parallele Ein-/Ausgabe und die einseitige Kommunikation.

Die Arbeiten wurden im Teilprojekt C6 des SFB 382 "Verfahren und Algorithmen zur Simulation physikalischer Prozesse auf Höchstleistungsrechnern" durchgeführt.

Wertevorhersage in Prozessoren (Gerald Heim)

Moderne Prozessoren versuchen die auf Befehlsebene vorhandene Parallelität mit vielfältigen Mitteln in einem hohen Grad auszuschöpfen, um so die Verarbeitungsgeschwindigkeit zu steigern. Damit eine hohe Rate an Befehlsausführungen erreicht werden kann, genügt es wie sich gezeigt hat nicht, allein den Befehlsstrom in seiner gegebenen Form zu betrachten und dort nach Parallelität zu suchen. Man findet mehr Parallelität, wenn mit fortgeschrittenen Techniken wie Sprungvorhersage verbunden mit spekulativer out-of-order Ausführung die Kandidatenmenge für die Parallelausführung weiter vergrößert wird, und damit die Ausführung der einer Datenflussmaschine sehr ähnlich wird. Dies ist der Stand der heute schon vermarkteten superskalaren Prozessoren. Weitere Parallelität kann erreicht werden, indem die Anzahl spekulativ ausgeführter Befehle weiter vergrößert wird. Für heutige Prozessoren ist die Anzahl der spekulativ ausgeführen Befehle durch die Spekulationstiefe der Sprungvorhersage, die Kapazität interner Puffer und Busse sowie nicht zuletzt durch Datenabhängigkeiten begrenzt. Da die Vergrößerung der Spekulationstiefe nur wenig Verbesserung der Performanz erhoffen lässt, können durch Datenwertvorhersage die durch Datenwertabhängigkeiten definierten Abhängigkeitsketten verkleinert werden und mehr Parallelität ausgenutzt werden. Datenwertvorhersage ist insofern komplexer als Sprungvorhersage, als dass nicht von vorn herein klar ist, welche Datenwerte vorhergesagt werden sollen. Außerdem wird für Datenwerte beobachtet, dass diese stärker divergieren als die Werte der Sprungvorhersage. Wertevorhersage kann daher nicht die Qualität der Sprungvorhersage erreichen und muss deshalb als eine weitere Vorhersagestufe in einem bereits durch Sprungvorhersage und Dekodierung bearbeiteten Befehlsstrom verstanden werden und nur dann zur Anwendung kommen, wenn weitere Parallelität gesucht wird.

Für die Untersuchung von Wertevorhersagern in Prozessoren bedeutet dies, dass sie nur im Kontext der Befehlsausführung untersucht werden können, wenn die Einstreuung systematischer Fehler vermieden werden soll.

Von speziellem Interesse sind dabei die Auswirkungen des Zusammenspiels von Sprung- und Datenwertvorhersage, die Auswahl der für Vorhersage infrage kommenden Datenwerte und die quantitativen Auswirkungen von Datenwertvorhersage auf die Mikroarchitektur. Die Auswahl der zu vorhersagenden Datenwerte hat auf den Erfolg des gesamten Verfahrens weit reichende Auswirkungen, da erhofften Gewinne leicht durch übermäßig viele Falschvorhersagen zunichte gemacht werden können.

Objektorientierte Design-Pattern für parallele Simulationsverfahren physikalischer Prozesse (Stefan Hüttemann)

Speziell für Teilchensimulationen entwickeln wir parallele Simulationsverfahren. Auf den Höchstleistungsrechnern NECSX-4 und CrayT3E erreichten dabei Implementierungen von Smoothed Particle Hydrodynamics-Methoden parallele Effizienzen von 60% bis zu 90%. Die zunehmende Komplexität der Simulationsverfahren wie auch die Komplexität der Parallelisierung der Programme auf verschiedenen Hardware-Architekturen erfordert, eine Vorgehensweise zur Programmierung auszuarbeiten, die den Anwendungsprogrammierer vor technischen Detailfragen der Parallelisierung entlastet, und ausserdem ein klar strukturiertes Programm enstehen lässt.

Objektorientierte Design-Pattern stehen im Mittelpunkt der Untersuchungen. Diese Methode gibt Anhaltspunkte bei der Erstellung eines neuen Simulationsprogramms an. Es können schon gefunden Lösungsansätze in neue Simulationsverfahren übernommen werden und die Programme werden deutlich wartbarer.

Gegenstand der laufenden Arbeiten ist es, diese Design-Pattern so zu formulieren, dass der Anwendungsprogrammierer von der Aufgabe der speziellen Parallelisierung verschiedener Hardware-Architekturen völlig befreit ist. Die Design-Pattern zur Parallelisierung werden die technischen Details der Parallelisierung völlig kapseln und trotzdem eine effiziente Parallelisierung auf Rechnern unterschiedlicher Hardware ermöglichen.

Die Arbeiten wurden im Teilprojekt C6 des SFB 382 Verfahren und Algorithmen zur Simulation physikalischer Prozesse auf Höchstleistungsrechnern durchgeführt.

Parallele Teilchenmethoden auf massiv-parallelen Rechnern (Michael Hipp)

Im Sonderforschungsbereich 382 basieren eine Vielzahl von Simulationen auf Teilchenverfahren. Dazu gehört die in den letzten Jahren intensiv untersuchte SPH- Methode sowie Monte-Carlo Simulationen und auch SFB-Neuentwicklungen wie die Methode der finiten Massen (FFM). Die Parallelisierung der SPH-Methode wurde in den Jahren 1999 und 2000 weiter vorangetrieben. So wurde eine portable Version auf Basis der MPI-Bibliothek angefertigt und auf verschiedenen parallelen Architekturen ausgemessen. Dazu gehören die Cray T3E, IBM SP und ein 4-Knoten-Myrinet-Cluster.

Die Parallelisierungen weiterer Verfahren aus dem Sonderforschungsbereich wurden intensiv unterstützt. Die gewonnenen Erfahrungen flossen in die Konzeption einer allgemeinen Klassenbibliothek für Teilchenmethoden ein. Nach umfangreichen Voruntersuchungen und an die Bedürfnisse der Teilchensimulationen angepasst (hoher Bandbreitenbedarf) wurde mit anderen Arbeitsgruppen ein massiv paralleler Rechner auf Basis der Myrinet-Netzwerktechnologie konzipiert (Kepler-Cluster) und im Sommer 2000 angeschafft. Im Herbst 2000 wurde der Betrieb aufgenommen. Ein komfortabler Speicherausbau und das Gigabitnetzwerk erlauben ein großes Anwendungsspektrum, das nicht auf Teilchensimulationen beschränkt sein muss. Der Betrieb vor Ort und der flexible Nutzungszugang ermöglicht interaktive Anwendungen, die mit anderen Systemen oft nicht möglich sind.

Laufende Arbeiten sind die Optimierung der SPH-Simulation auf Basis von MPI für den Kepler-Cluster und der Aufbau einer Klassenbibliothek für Teilchenmethoden.

Untersuchungen zur Realisierung effizienter objektorientierter Client/Server-Systeme (Klaus Beschorner)

Die Programmiersprache Java wird in der Industrie immer häufiger zur Realisierung von anspruchsvollen und unternehmenskritischen Client/Server-Systemen herangezogen. Im Mittelpunkt des Interesses steht dabei die Common Object Request Broker Architecture (CORBA) und in zunehmenden Maße auch die Java 2 Platform Enterprise Edition (J2EE). Diese Standards sollen den Entwickler weitgehend von technischen Fragen abschirmen und eine stärkere Konzentration auf die fachlichen Probleme der Anwendungsentwicklung ermöglichen. In der Praxis zeigt sich jedoch, daß dieser Anspruch nur eingeschränkt erfüllt wird. Deshalb wurden im Rahmen dieses Umfeldes exemplarisch Systeme und Systemteile entwickelt, die zur Identifikation von Problemen und deren Untersuchung dienten. Als wichtiges und oftmals unterschätztes Problemfeld wurde die Frage nach der Art der Datenübertragung identifiziert und umfassend bearbeitet. Dabei wurden verschiedene Ansätze auf ihre Eigenschaften untersucht und anhand verschiedener Kriterien bewertet. Im Rahmen der Untersuchungen entstand auch ein eigenes, neuartiges Datenübertragungskonzept für J2EE-Systeme, das auf so genannten aktiven Datencontainern beruht. Der Ansatz reduziert den Entwicklungsaufwand und kann auf Grund seiner Flexibilität an unterschiedliche Anforderungen angepasst werden. Dieser Ansatz wurde erfolgreich in ein großes Industrieprojekt eingebracht. Ein weiterer Arbeitsschwerpunkt war die Konzeption und prototypische Entwicklung eines plattform- und herstellerunabhängigen Werkzeuges, das die Entwicklung und den Test von Anwendungen im oben genannten Umfeld unterstützt. Ziel des Werkzeuges ist es, Probleme frühzeitig in einem Projekt zu erkennen und so einen eventuell später anfallenden Änderungsaufwand zu verhindern bzw. zu minimieren.

Im Rahmen eines Kooperationsvertrages zwischen der Universität Tübingen und der Firma Synopsys wurde ein Konverter entwickelt, der es ermöglicht, vorhandene VHDL-Hardware-Beschreibungen in SystemC-Beschreibungen umzuwandeln. Der Konverter unterstützt dabei eine Untermenge des VHDL-Standards. Diese Untermenge orientiert sich in erster Linie an der sinnvollen Abbildbarkeit der VHDL-Konstrukte auf SystemC, d.h. C++. Nach der Konvertierung der VHDL-Beschreibung erzeugt der Konverter ein C++-Programm, in dem die Hardware-Beschreibung ohne eine weitere Simulationsumgebung simuliert werden kann.

Kombination von formaler Verifikation und Simulation im Kontext von SystemC (Dirk Hoffmann, Thomas Kropf, Jürgen Ruf)

Borel, Sauer, Seepold

Virtual Components Design and Reuse, Kluwer Academic Publishers, 2000

Bringmann, Rosenstiel

Informatik '99 - 29. Jahrestagung der Gesellschaft für Informatik, Informatik aktuell, Springer Verlag, 1999

Bringmann, Rosenstiel, Muth, Färber, Slomka, Hofmann

Proceedings of 10th Workshop on Rapid System Prototyping, 1999

Flake, Müller, Ruf

Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, GI/ITG/GMM Workshop, 2000

Flake, Müller, Pape, Ruf

GI-Fachtagung "Modellierung betrieblicher Informationssysteme", MobIS 2000

Workshop on Synthesis and System Integration of Mixed Technologies, SASIMI 2000

Haug, Kebschull, Rosenstiel

International High Level Design Validation and Test Workshop, HLDVT 1999

Haug, Kebschull, Rosenstiel

Proceedings of Design, Automation and Test in Europe, DATE 2000

Heuser, Babanine, Bessonov

CeBIT-2000

Heuser, Babanine, Bessonov

Avantgarde im Gründerland, Haus der Wirtschaft, 2000, und

Proceedings of the Symposium on Digital Systems Design, DSD 2000

Hoffmann, Kropf

Proceedings of the 18th IEEE Internation Conference on Computer Design, ICCD 2000

Hoffmann, Kropf

Proceedings of the Symposium on Digital Systems Design, DSD 2000

Hoffmann, Kropf

Hoffmann, Kropf

Proceedings of the 17th IEEE International Conference on Computer Design, ICCD 99

Hoffmann, Kropf

Proceedings of the Conference on Correct Hardware Design and Verification Methods, CHARME 99

Proceedings of the Workshop on Parallel/High-Performance Object-Oriented Scientific Computing (POOSC'99), Interner Bericht, Forschungszentrum Jülich, Zentralinstitut für Angewandte Mathematik, 1999

Kress, Haug, Kebschull, Rosenstiel

Business and Work in the Information Society/New technologies and Applications, J.-Y. Roger et. al. (eds.), IOS Press, 1999

Lange

WSI-00-18, Wilhelm-Schickard-Institut, Universität Tübingen, 2000

WSI-99, Wilhelm-Schickard-Institut, Universität Tübingen, 1999

Reif, Ruf, Schellhorn, Vollmer

Proceedings of Formal Methods in Computer Aided Design, FMCAD 2000

Ruf

Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, GI/ITG/GMM Workshop, 2000

Ruf, Kropf

Ruf, Kropf

Conference on Correct Hardware Design and Verification Methods, CHARME 99

Ruf, Kropf

Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, GI/ITG/GMM Workshop, 1999

Ruf, Hoffmann, Kropf, Rosenstiel

Proceedings of Workshop on High Level Design, Validation and Test, HLDVT 2000

Ruf, Hoffmann, Kropf, Rosenstiel

Sapozhnikova, Ludwig, Lunin, Rosenstiel

Schmitt, Rosenstiel

WSI-99-3, Wilhelm-Schickard-Institut, Universität Tübingen, 1999

Schneider, Hoffmann

Seepold, Martínez Madrid

Kluwer Academic Publishers, 2000

Seepold, Martinez Madrid, Rosenstiel

Seepold

Kapitel 7 in Joseph Borel, The MEDEA DESIGN AUTOMATION ROADMAP, Micro-Electronics Development for European Applications (MEDEA), 2. Ausgabe, 2000

Seepold, Martinez Madrid

VIUF Fall, 1999

Seepold, Martinez Madrid

Seepold, Kunzmann

Kluwer Academic Publishers, 1999

Seepold

Wunner

iX - Magazin für professionelle Informationstechnik 12/00

Wunner

iX - Magazin für professionelle Informationstechnik 10/99

KLAUS BESCHORNER, Untersuchungen zur Realisierung effizienter objektorientierter Client/Server-Systeme, VLSI-Workshop 2000, Nauders, Österreich, 20.03.00

KLAUS BESCHORNER, Effiziente Datenübertragung in EJB-Systemen, Net.ObjectDays 2000, Erfurt, 12.10.00

OLIVER BRINGMANN, Hierarchische Synthese für anwendungsspezifische Prototypenimplementierungen, GI-Jahrestagung, Paderborn, 08.10.99

OLIVER BRINGMANN, Optimierungstechniken zur Synthese von algorithmischen Multi-Prozeß-Beschreibungen für gegebene Zielarchitekturen, Kolloquiumsvortrag, RWTH Aachen, 28.10.99

OLIVER BRINGMANN, High-Level Synthesis for FPGAs with Links to Layout, Projekttreffen, Mentor Graphics, Wilsonville, USA, 27.04.00

JOACHIM GERLACH, Algorithmischer Ansatz zur automatisierten Entwurfsraum-Exploration auf hoher Abstraktionsebene, GI/ITG/GMM Workshop Methoden und Beschreibung zur Modellierung und Verifikation von Schaltungen und Systemen, Braunschweig, 23.02.99

JOACHIM GERLACH, Ein modularer Steuerungsansatz zur Automatisierung der abstrakten Entwurfsraum-Exploration, SDA 99, Rathen, 20.04.99

GUNTER HAUG, Emulation synthetisierter Verhaltensbeschreibungen mit VLIW-Prozessoren, GI/ITG Workshop, Frankfurt, 29.02.00

THOMAS HERMLE, Recognition of chiral flavoring agents using ß-cyclodextring-coated quartz-crystal-Microbalances (QCMs), QCM`s, 6^th Int. Symposium on Olfaction & Electronic Nose 99, Tübingen, 20.-22.09.99

UDO HEUSER, OASIS: Intelligente Suchmaschine, Ministerium für Wissenschaft, Forschung und Kunst Baden-Württemberg, Stuttgart, 15.05.00

HANS-GEORG MARTIN, Das Weaver-II-Board als neue HW/SW-Codesign Plattform, SDA 99, Rathen, 20.04.99