Jahresberichte
1997 - 1998

Vorwort

Dieser Bericht gibt einen aktuellen Überblick über die Themen, die derzeit im Forschungsbereich "Systementwurf in der Mikroelektronik (SiM)" am Forschungszentrum Informatik (FZI) und im Arbeitsbereich "Technische Informatik" an der Fakultät für Informatik der Universität Tübingen bearbeitet werden.

Im FZI-Forschungsbereich SiM und am Lehrstuhl für Technische Informatik arbeiten zur Zeit insgesamt 30 Mitarbeiterinnen und Mitarbeiter, die überwiegend aus Drittmitteln verschiedener Auftraggeber finanziert werden. Eine Reihe von Stipendiaten und selbstverständlich viele Studierende, die als wissenschaftliche Hilfskräfte oder im Rahmen ihrer Diplom- und Studienarbeiten am Lehrstuhl mitarbeiten, unterstützen die Forschung und Lehre zusätzlich. Im Rahmen dieses Berichts soll vor allem auf die Arbeiten der letzten zwei Jahre ausführlicher eingegangen werden.

Die Arbeiten des Forschungsbereichs "Systementwurf in der Mikroelektronik" und des Arbeitsbereichs "Technische Informatik" beschäftigen sich schwerpunktmäßig mit Fragen des Entwurfs mikroelektronischer Systeme. Ein besonders aktueller Schwerpunkt ist in diesem Zusammenhang der Entwurf eingebetteter Systeme. Weitere Schwerpunktthemen betreffen Hardware/SoftwareûCo-Design, Multimedia, Rapid Prototyping, Schaltungssynthese, technische Anwendungen Neuronaler Netze sowie den Einsatz von Parallelrechnern.

Im Berichtszeitraum konnten 12 Mitarbeiterinnen und Mitarbeiter ihre Promotion erfolgreich abschließen. Im Berichtszeitraum entstanden ca. 80 Veröffentlichungen sowie 30 Diplom- und Studienarbeiten.

In diesem Bericht sind die Arbeiten der wissenschaftlichen Mitarbeiterinnen und Mitarbeiter ausführlich beschrieben. Für weitere Informationen sei auf die Projektübersicht, die Zusammenstellung der Veröffentlichungen bzw. die Kontaktadressen am Ende dieses Berichts verwiesen.

April 1999
Wolfgang Rosenstiel

P.S.: Das Titelbild zeigt als Beispiel eines Projektergebnisses ein über das Internet fernsteuerbares Hochregallagermodell auf der Basis des Echtzeit-Betriebssystems VxWorks und eines selbstentwickelten Embedded-Power-PC-Boards.

Personal

Leitung:

Projekte und Arbeitsthemen

Der Forschungsbereich "Systementwurf in der Mikroelektronik" (SiM) am Forschungszentrum Informatik Karlsruhe (FZI) und der Lehrstuhl Technische Informatik an der Universität Tübingen bestehen seit 1990. Beide Arbeitsgruppen waren und sind an mehreren nationalen und internationalen Projekten beteiligt und beschäftigen sich mit zahlreichen Themen auf dem Gebiet des Entwurfs und der Anwendung mikroelektronischer Systeme. Die Arbeitsgebiete umfassen die Schwerpunktthemen Entwurf eingebetteter Systeme, Multimedia, Hardware/SoftwareûCo-Design, Rapid Prototyping, Synthese algorithmischer Beschreibungen ("High-Level Synthese"), Neuronale Netze sowie Rechnerarchitekturen.

Im folgenden sind die Projekte nach den zugehörigen Arbeitsthemen, die in alphabetischer Reihenfolge genannt werden, gegliedert und beschrieben.

Deutsches Büro der European CAD Standardization Initiative (ECSI)

Entwurf eingebetteter Systeme

• Entwurfsmethodik für eingebettete Systeme (Karlheinz Weiß, DFG-SPP-ES-Projekt)
• Statische Laufzeitanalyse von Software auf superskalaren Prozessoren (André Hergenhan, DFG-SPP-ES-Projekt)
• Steuerung eingebetteter Systeme im Internet (Stephen Schmitt, ABS-Projekt)
• Design Reuse, virtuelle Komponenten und Intellectual Property (Ralf Seepold, EURIPIDES-Projekt)
• Objektorientierte Wiederverwendung im Systementwurf (Cristina Barna, EURIPIDES-Projekt)
• Schnittstellenentwurf für die Wiederverwendung von algorithmischen Schaltungsbeschreibungen (Cordula Hansen, EURIPIDES-Projekt)

Hardware/Software-Co-Design

• Automatisierte Entwurfsraum-Exploration auf hoher Abstraktionsebene (Joachim Gerlach, SFB358)
• Spezifikation, Simulation und Synthese eingebetteter Systeme mit JAVA (Tommy Kuhn)

High-Level Synthese

• Hierarchische Synthese für anwendungsspezifische Prototypenimplementierungen (Oliver Bringmann, DFG-SPP-RP-Projekt)
• Validierung von High-Level-Synthese-Ergebnissen und Übernahme von zeitlichen Randbedingungen (Cordula Hansen, EURIPIDES-Projekt)
• Verbesserung des FPGA-Entwurfes unter dem Blickwinkel der Verdrahtbarkeit (Hans-Georg Martin, SFB358)
• Modellierung und High-Level-Synthese einer ATM-Switch Steuerung (Walter Lange)

Multimedia

• MBone-Videokonferenzen in der Hochschullehre (Julia Wunner, Bioinform@tik-Projekt)
• Entwicklung eines multimedialen Lern- und Diagnosesystems (Markus Winterholer)

Neuronale Netze

• Analyse der Einsatzmöglichkeiten neuronaler Netze bei der Auswertung von elektrischen Parametern von Halbleiterbausteinen (Lothar Ludwig, SMART-Projekt)
• GRIP - An inteGRated System for the NeuroelectrIc Control of GrasP in Disabled Persons (Martin Bogdan, GRIP-Projekt)
• OASIS - Open Architecture Server for Information Search and Delivery (Udo Heuser, OASIS-Projekt)
• Vorbereitung des geplanten SFBs "Trägerfixierte aktive Zentren" (Thomas Hermle, DFG-Forschergruppe)
• Molekulare Mustererkennung mit supramolekularen Strukturen und Polymeren (Adelmo Cechin, DFG-Forschergruppe)
• Wiederherstellung von Farben mit Neuronalen Netzen (Alexei Babanine)
• Hybride neuronale und regelbasierte Klassifikation im Antriebsmanagment (Michael Fröhlich)

Rapid Prototyping

• VLIW-Prozessor-basierte Emulation und Prototyping digitaler Schaltungen (Gunter Haug, COSY-Projekt)
• Hardware-Debugging mit Emulation (Dirk Reichelt, EURIPIDES-Projekt)
• Source-Level-Emulation und Source-Level-Debugging (Dr. Gernot Koch, EURIPIDES-Projekt)

Rechnerarchitektur

• Parallele Programmierkonzepte in prozeduralen und objektorientierten Programmiersprachen (Till Bubeck, Marcus Ritt, SFB382)
• Untersuchungen zur Implementierung von parallelen Simulationsverfahren für physikalische Prozesse (Stefan Hüttemann, SFB382)
• Paralleles SPH auf massiv-parallelen Rechnern (Michael Hipp, SFB382)
• Performanzmodellierung für moderne Prozessoren unterschiedlicher Architektur (Gerald Heim)
• Objektorientierte Client/Server-Systeme (Klaus Beschorner)

Informationen über die genannten Projekte unter:

• ABS: Anwendungsbezogener Systementwurf
  http://abs.fzi.de
  
  
• COSY: Codesign: Simulation und Synthese
  http://www-asim.lip6.fr/cosy
  
  
• DFG-Forschergruppe: Molekulare Mustererkennung mit supramolekularen Strukturen und Polymeren
  http://www-ti.informatik.uni-tuebingen.de/~cechin/projects.html
  
  
• DFG-SPP-RP: DFG-Schwerpunktprogramm Rapid Prototyping
  http://www.ida.ing.tu-bs.de/research/coops/dfg-spp-rp/home.g.shtm
  
  
• DFG-SPP-ES: DFG-Schwerpunktprogramm Eingebettete Systeme
  http://www.fzi.de/sim/people/hergen/sppes/sppes.first.html
  
  
• ECSI: Deutsches Büro der European CAD Standardization Initiative
  http://www.ecsi.org
  
  
• EURIPIDES: European Intellectual Property In Designing Electronic Systems
  http://euripides.fzi.de
  
  
• GRIP: Integrated System for the Neuroelectric Control of Grasp in Disabled Persons
  http://www.grip-europe.org
  
  
• INTER: Intelligent Neural Interface
  http://www-ti.informatik.uni-tuebingen.de/~bogdan/inter_titel.html
  
  
• Bioinform@tik: MBone Tools - Videokonferenz im Internet
  http://www-ti.informatik.uni-tuebingen.de/~wunner/mbone/index.html
  
  
• OASIS: Open Architecture Server for Information Search and Delivery
  http://www-ti.informatik.uni-tuebingen.de/oasis
  
  
• SFB358: Automatisierter Systementwurf
  http://www.iee.et.tu-dresden.de/~sfb358
  
  
• SFB382: Verfahren und Algorithmen zur Simulation physikalischer Prozesse auf Höchstleistungsrechnern
  http://www.uni-tuebingen.de/uni/opx
  
  
• SMART: Smart Fabrication - Neuronale Netze
  http://www-ti.informatik.uni-tuebingen.de/~lludwig/smartfab
  
  

Deutsches Büro der European-CAD-Standardization-Initiative (ECSI) (Ralf Seepold)

In der Sitzung des "Executive Committees" der "European CAD Standardization Initiative (ECSI)" am 7. Mai 1998 in Lausanne wurde das FZI als nationaler Kontaktpunkt für das europäische ECSI-Office nominiert und gewählt. Die ECSI-Aufgaben umfassen die Betreuung der deutschsprachigen ECSI-Mitglieder, die Durchführung von ECSI-Veranstaltungen sowie den Aufbau von nationalen Development Working/Review Groups, die die Mitarbeit im Rahmen der "Virtual Socket Interface Alliance" (Standards im Bereich Wiederverwendung von Hardware-IP) sicherstellen.

ECSI wurde 1993 in Grenoble (Frankreich) gegründet und verfolgt das Ziel, die Bedeutung von EDA-Standards zu vermitteln und deren Entwicklung zu unterstützen. Den europäischen EDA-Anwendern und EDA-Entwicklern steht damit ein Forum zur Verfügung, das bereits von den meisten Herstellern mikroelektronischer Systeme, den Halbleiterherstellern und den EDA-Werkzeugherstellern genutzt wird. Parallel dazu wurde den Universitäten und Forschungseinrichtungen durch ECSI die Möglichkeit geboten, Fachkenntnisse im Bereich neuer und innovativer EDA-Methodologien, Werkzeuge und Standards einzubringen. Zu den wichtigsten vier Aufgaben gehören:

• Hilfestellung bei der Integration von neuen Standards
• Koordination von Standardisierungsaufgaben
• Verstärkung des europäischen Einflusses bei Standardisierungen
• Verbreitung von EDA-Standardisierungsinformation in Europa

Insbesondere die Virtual Socket Interface Alliance (VSIA) hat sich zum Ziel gesetzt, die Wiederverwendung (Design Reuse) sogenannter virtueller Komponenten durch standardisierte Spezifikationen, Hard- und Software-Schnittstellen zu realisieren. Effiziente und exakte Integration, Verifikation und Test komplexer Blöcke auf einem einzigen IC gehören ebenfalls zu diesen Zielen. Die VSIA teilt sich z.Zt. auf sieben verschiedene Development Working Groups (DWGs) auf, so dass die Anforderungen an die Wiederverwendung im Hardware-Entwurf mit unterschiedlichen Schwerpunkten behandelt werden können. Definition, Entwicklung, Genehmigung, Test und Verbreitung offener Spezifizierung für Datenformate, Testmethoden und Schnittstellen eröffnen die Möglichkeit, Intellectual Property (IP) verschiedener Hersteller beim Entwurf und bei der Entwicklung von Chips einzubeziehen.

Das FZI bietet einen lokalen Kontaktpunkt für die ECSI- und VSIA-Aktivitäten an. Insbesondere unter Berücksichtigung der Zusammenarbeit mit VSIA, kann das ECSI-Office am FZI eine besondere Möglichkeit zur Mitarbeit anbieten: Anstatt die regelmäßigen Sitzungen der VSIA in den USA zu besuchen, sind in Karlsruhe ECSI-Repräsentanten der DWGs anwesend, die über den aktuellen Stand der Arbeiten berichten. Einerseits sind die Partner des FZI immer über den letzten Stand der Entwicklung informiert, andererseits kann selbst aktiv in den Prozess der Standardisierung eingriffen werden, ohne in die USA reisen zu müssen. Darüber hinaus besteht die Möglichkeit, mit Hilfe der Videokonferenz-Einrichtung des FZI live an den Sitzungen der VSIA in den USA teilzunehmen.

In diesem Zusammenhang fand am 28. Mai 1998 bereits die erste offizielle Veranstaltung der VSIA in Deutschland statt, die im Rahmen von ECSI durch das FZI organisiert werden konnte.

Die zweite VSIA-Sitzung am ECSI-Office fand am 15. September 1998 statt. Sie stand unter dem Leitthema: System-Level Design Working Group (SLD). Neben einem generellen Überblick über den Stand der Arbeiten, konnten insbesondere die europäischen Aktivitäten in diesem Bereich dargestellt werden

Darüber hinaus bietet das deutsche ECSI-Office am FZI auch die Organisation und Leitung europäischer Projekte an, organisiert Seminare, Workshops und vieles mehr.

Entwurf eingebetteter Systeme

Entwurfsmethodik für eingebettete Systeme (Karlheinz Weiß)

In diesem Forschungsschwerpunkt werden neue Entwurfsmethoden für eingebettete Systeme im Bereich der industriellen Automation entwickelt und anhand konkreter Entwicklungsprojekte in Zusammenarbeit mit der Industrie evaluiert. Der dabei verfolgte Ansatz basiert auf einer systematischen Architekturfindung und anschließender Emulation dieser so gefundenen Architektur. Bei der Architekturfindung werden alle Problemfelder, die mit einer Komponente verbunden sind, getrennt erfasst und bewertet. Diese Problemfelder der so ausgewählten Komponente werden parallel und getrennt in der Emulation bearbeitet. Zur Unterstützung der Emulation wurde das Werkzeugpaket SPYDER entwickelt, welches zur Zeit aus zwei Emulationsboards besteht. SPYDER-CORE-P1 ist ein Board des SPYDER-Systems und dient zur Emulation von eingebetteter Software, basierend auf einem Embedded PowerPC403GA und dem Echtzeitbetriebssystem VxWorks. Das zweite Board heißt SPYDER-ASIC-X1 und dient zur Emulation von Hardware auf einem FPGA. Beide Boards sind kompatibel und ermöglichen so die Systemintegration.

Die Entwurfsmethode wird zur Zeit bei der Entwicklung einer Aktuator-Sensor-Interface (ASI) Master-Einheit evaluiert. Mehrere Installationen des SPYDER-Systems wurden bereits an Industrie- bzw. Hochschulpartner zur Unterstützung ihrer Arbeit ausgeliefert. Zur Zeit läuft am Institut und bei den genannten Partnern die Evaluierungsphase. Die daraus gewonnen Erfahrungen werden in die Definition und Entwicklung der zweiten Generation des SPYDER-Systems einfließen.

Statische Laufzeitanalyse von Software auf superskalaren Prozessoren (André Hergenhan)

Der Entwurf von eingebetteten Systemen beinhaltet eine Reihe von Hardware-/Software-Codesign-Problemen. Letztlich ist das Entwurfsziel, alle funktionalen Vorgaben zu erfüllen und dabei auch nichtfunktionale Anforderungen, wie Entwurfszeit und -kosten zu berücksichtigen. Der erste Schritt des Entwurfs ist dabei die Partitionierung in eine Systemarchitektur, vor allem die Aufteilung in Hard- und Software. Für diesen Schritt bedarf es geeigneter Werkzeuge und Hilfsmittel, die eine schnelle Analyse und Bewertung von Systempartitionierungen ermöglichen. Die in eingebetteten Systemen eingesetzten Mikrocontroller werden immer komplexer und leistungsfähiger und erlauben so, immer mehr Funktionalität in Software zu realisieren. Da eingebettete Systeme der industriellen Automation oft reaktive Systeme sind, die Informationen in einem bestimmten Zeitraster bearbeiten und Ergebnisse zur Verfügung stellen müssen, sind analytische Leistungsbewertungen von Softwareimplementierungen auf Mikrocontrollern von essentieller Bedeutung.

Die statische Laufzeitanalyse verknüpft Informationen über den möglichen Programmfluss mit Informationen über die Prozessorarchitektur, um daraus insbesondere worst-case-Laufzeitabschätzungen zu generieren. Die so gewonnenen Ergebnisse sollen im allgemeinen so gut sein, dass sie Richtlinien für die Partitionierung bzw. für die Auswahl des Mikrocontrollers geben können. Die bekannten Verfahren modellieren moderne Mikrocontrollerarchitekturen und -eigenschaften schlecht oder nur ungenügend. Ein Programm lässt sich durch einen Steuerflussgraphen darstellen. Die Knoten dieses Graphen repräsentieren Basisblöcke, die zusammenhängende Befehlsequenzen auf Assembler bzw. Maschinenkodeebene beinhalten. Die Kanten des Graphen sind mögliche Programmpfade zwischen den Basisblöcken. Desweiteren kann dieser gerichtete Graph als Netzwerk betrachtet und Analogien zu verschiedenen Transportproblemen aufgestellt werden. Transportprobleme werden im allgemeinen als Optimierungsaufgaben formuliert und mit Hilfe ganzzahliger linearer Optimierungsverfahren gelöst. Die Abschätzung der worst-case-Laufzeit kann so durch die Maximierung einer Kostenfunktion bei Einhaltung eines bestimmten Wegs durch ein gewichtetes Netzwerk beschrieben werden. Superskalare Prozessoren erschweren die Laufzeitabschätzung aufgrund der folgenden Punkte:

1) Die Ausführung der Befehle innerhalb der Basisblöcke erfolgt nicht zwingend sequentiell, sondern erfolgt entsprechend dem Grad der Skalarität parallel. Die Laufzeitabschätzung innerhalb dieser Basisblöcke erfordert so eine Ablaufplanung der einzelnen Befehle, die die Ablaufplanung des Prozessors modelliert. Die Befehlsabläufe können dabei auch durchaus dynamisch eingeplant und ausgeführt werden.

2) Die Latenzzeiten durch die Basisblöcke nehmen mit dem Grad der Skalarität ab. Dies bedingt, dass die zugrunde liegende Befehlspipeline mit dem Grad der Skalarität schlechter modelliert wird. Da die Basisblöcke die Grundbausteine der oben beschriebenen Methode ist, wird der Fehler der Abschätzung größer.

3) Moderne Prozessoren nutzen Sprungvorhersagen für spekulative Abarbeitungsschritte. Die unterliegenden Heuristiken werden bisher ebenfalls nicht betrachtet, sind aber essentieller Bestandteil moderner Architekturen.

4) Daraus folgt, dass die Beziehungen zwischen den einzelnen Basisblöcken betrachtet werden müssen (Sprungvorhersage), um größere als die jetzigen Basisblöcke für die Modellierung des Mapping der Befehle auf die Ausführungseinheiten und die (dynamische) Ablaufplanung zu erhalten.

5) Werden Prozessorarchitekturen mit Befehls- und Daten-Caches eingesetzt, so variieren die Laufzeiten durch die jeweiligen Knoten entsprechend den Cache-Hits und Cache-Misses. Die Anzahl der Cache-Hits und -Misses hängt von der Programmstruktur selbst und von den Cache-Typen mit ihren Plazierungs-, Ersetzungs- und Schreibstrategien ab. Zeitvariante Gewichte lassen sich durch zusätzliche Graphen, die Knotenbeziehungen und Eigenschaften der zu modellierenden Architekturkomponente beschreiben, angeben. Die Optimierungsfunktion muss dann ebenfalls an das Problem angepaßt werden.

Steuerung eingebetteter Systeme im Internet (Stephen Schmitt)

Die zunehmende Vernetzung eingebetteter Systeme hat neue Anwendungsfelder erschlossen. Insbesondere wird nun die Fernwartung, -diagnose und -test eingebetteter Systeme möglich, was zu erheblichen Kosteneinsparungen führt. Um die generelle Machbarkeit solcher internetfähiger eingebetteter Systeme zu zeigen, wurde am FZI die Steuerung eines Hochregallagers entwickelt, welches über das Internet bedient werden kann. Der bisher verwendete Steuerungsalgorithmus ist in C implementiert.

Für die Programmierung von eingebetteten Systemen wird in letzter Zeit auch die Programmiersprache Java in Betracht gezogen. Aus diesem Grund soll die Steuerung des Hochregals nach Java portiert werden. Um Java verwenden zu können, muss auf dem Board, mit dem das Hochregal gesteuert wird, eine Java Virtual Machine zur Verfügung stehen. Deshalb wird zur Zeit eine Java Virtual Machine auf das Board portiert. Dazu wurden zunächst verfügbare virtuelle Maschinen evaluiert, und die JVM von Sun Microsystems für die Portierung ausgewählt. Parallel dazu soll eine speziell für eingebettete Systeme entwickelte JVM auf das Steuerungs-Board portiert werden.

Design Reuse, virtuelle Komponenten und Intellectual Property (Ralf Seepold)

Die effiziente Wiederverwendung von Schaltungsbeschreibungen bildet eine wichtige Grundlage für eine schnelle und kostengünstige Entwicklung komplexer Systeme. Durch die Verwendung von abstrakten Beschreibungssprachen, beispielsweise VHDL, wird eine modulare Systemspezifikation ermöglicht. Jedes Modul dieser Spezifikation besteht aus einer Menge von Elementen, die durch Komponenten, Funktionen und Prozeduren gebildet werden. Der modulare Aufbau einer VHDL-Spezifikation bietet die Möglichkeit, Module separat zu beschreiben und damit anderen Entwürfen wieder zur Verfügung zu stellen (Wiederverwendung). Durch die beschriebene Struktur ergeben sich Module unterschiedlicher Komplexität, die im wesentlichen durch die Komplexität der Elemente bestimmt wird. Die Elemente eines Moduls können ebenfalls modular aufgebaut sein. Somit ist es möglich, die Wiederverwendung von Elementen und Modulen gleichermaßen zu berücksichtigen.

Sowohl durch den konventionellen Entwurfsprozess als auch durch die gezielte Entwicklung leistungsfähiger Elemente können sogenannte Reuse Management Systeme (RMS) aufgebaut werden, auf die zum Systementwurf zurückgegriffen werden kann. Die Leistungsfähigkeit des Wiederverwendungsprozesses wird dabei maßgeblich von einem effizienten Zugriff auf die Wiederverwendungsdatenbasis bestimmt. Aktuelle Untersuchungen zeigen, dass eine geeignete Klassifizierung der Komponenten den Schlüssel zur Wiederverwendung darstellt und deshalb eine wichtige Voraussetzung für einen erfolgreichen Wiederverwendungsprozess ist. Die effiziente Einbindung von Wiederverwendung in den Entwurfsablauf setzt eine innovative Wiederverwendungsdatenbank und einen geeigneten Anschluss an die High-Level Synthese voraus. Beide Systembestandteile sind eng miteinander zu verbinden und erfordern daher eine abgestimmte Entwicklung der notwendigen Schnittstellen.

Um die Lücke zwischen der Wiederverwendungsdatenbank und der High-Level Synthese zu schließen, wurde und wird im Rahmen dieser Arbeiten ein Klassifikationsschema und eine Ähnlichkeitsmetrik entwickelt, die den Zugriff auf die Wiederverwendungsmodule unterstützen. Der Zugriff auf die Module erfolgt dabei über eine Internet-basierte Client/Server-Lösung, die in der Programmiersprache JAVA und zusätzlich auf der Datenbank Oracle implementiert wird (MEDEA A-407, EURIPIDES-Projekt). Durch diese Konzeption wird eine Schnittstelle realisiert, die die verteilte Entwicklung von komplexen Modulen für Intra-Netze und WANs bietet. Neben der Klassifizierung spielt die Klassifizierungstechnik eine entscheidende Rolle, um Beziehungen zwischen Elementen der Wiederverwendungsdatenbank definieren zu können, die den Zugriff auf die Elemente selbst und die Extraktion ähnlicher Elemente erlaubt. Durch die skizzierte Wiederverwendungsmethode können für den Entwurf zahlreiche alternative Realisierungsmöglichkeiten bestimmt werden, die selektiert und an die High-Level Synthese geeignet weitergegeben werden können.

Objektorientierte Wiederverwendung im Systementwurf (Cristina Barna)

Die Beschreibung von Hardware wird immer häufiger auf sehr hohen Beschreibungsebenen durchgeführt, da hierdurch eine Reduktion der Komplexität erreicht wird. Ziel der Arbeiten, die im Rahmen des EURIPIDES-Projekts durchgeführt wurden, ist die Bestimmung von Wiederverwendungstechniken für Komponenten im Systementwurf. Der Einsatz von Wiederverwendung soll auf hoher Abstraktionsebene erfolgen, wobei eine besonders große Effizienz wird durch die Unterstützung von Bottom-up und Top-down Entwurfsabläufen durch eine geeignete Datenbasisstruktur erzielt wird.

Der Wiederverwendungsaufwand kann durch den Zugriff auf standardisierte Beschreibungssprachen minimiert werden. Im Rahmen dieser Arbeiten wird eine Methodik zur Integration von vorhandenen VHDL-Komponenten in den Design-Wiederverwendungs Zyklus entworfen. Die Wiederverwendung erfolgt in IP-bezogener Weise, basierend auf einem objektorientierten Modell, das eine "grey-box" Wiederverwendung der Hardware Beschreibungen ermöglicht. Die nötige Unterstützung der Beschreibungssprache wird von einer VHDL-Erweiterung, Objective VHDL, bereitgestellt.

Die Klassifikation erfolgt in einem Wiederverwendungssystem, das für die Modifikation, Adaption, Speicherung und Suche der Wiederverwendungskomponenten verantwortlich ist. Da neben einer hohen Flexibilität auch sicherheitsbezogene Aspekte in Betracht gezogen wurden, bildet eine Oracle-Datenbank die Grundlage des Wiederverwendungssystems.

Schnittstellenentwurf für die Wiederverwendung von algorithmischen Schaltungsbeschreibungen (Cordula Hansen)

Im Rahmen des Projektes EURIPIDES (EURopean Intellectual Property In Designing Electronic Systems) wurde unter anderem der Bereich des Schnittstellenentwurfs bearbeitet. Vorrangige Aufgabenstellung war, eine Architektur und ein Modell zu entwerfen, das auf algorithmischer Ebene den Entwurf und Austausch von Schaltungsbeschreibungen vereinfacht. Das entworfene Modell orientiert sich dabei an den von der VSIA (Virtual Socket Interface Alliance) vorgeschlagenen Verfahren und unterteilt sich in unterschiedliche Sichten und Ebenen. Es werden vor allem die Kommunikation, das Zeitverhalten und die Funktion erfasst, zusätzlich können die verwendeten Syntheseschritte beschrieben werden.

Hardware/ Software-Co-Design

Automatisierte Entwurfsraum-Exploration auf hoher Abstraktionsebene (Joachim Gerlach)

Aktuelle Bestrebungen im Bereich des Entwurfs integrierter Schaltungen sind auf die Bereitstellung von Verfahren ausgerichtet, die eine Spezifikation des Entwurfs auf möglichst hoher Abstraktionsebene gestatten und ausgehend von dieser Ebene durchgängige Entwurfsmethoden zur Verfügung stellen. Da höhere Entwurfsebenen gleichzeitig größeres Optimierungspotential beinhalten, sollte jedoch nicht nur der Entwurfsprozess selbst, sondern Hand in Hand dazu auch der Prozess der Entwurfsraum-Exploration auf möglichst hoher Abstraktionsebene ansetzen. Während Verfahren zur Automatisierung des Entwurfsprozesses auf hohen Abstraktionsebenen bereits eingehend untersucht wurden, gilt dies für Ansätze zur Automatisierung des Explorationsprozesses nur sehr eingeschränkt. In der betrachteten Vorgehensweise erfolgt eine Entwurfsbeschreibung auf algorithmischer Ebene. Eine Exploration des Entwurfsraums wird ebenfalls auf algorithmischer Ebene (also bereits vor der eigentlichen High-Level Synthese) vorgenommen. Die dabei zum Einsatz kommenden Optimierungsschritte werden unter dem Begriff High-Level Transformationen zusammengefasst und entsprechen häufig Optimierungen, die aus dem Bereich des (Software-)Compilerbaus bekannt sind (etwa Schleifen-Entrollen, Konstanten-Propagierung oder Elimination gemeinsamer Teilausdrücke). Im Rahmen der Arbeiten wurde eine Menge von über 40 Transformationstypen realisiert, die für eine Optimierung eines Entwurfs auf Kontroll-/Datenflussgraph-Ebene zur Verfügung stehen. Weiter wurden zur Verkürzung der Explorationsschleife Kostenabschätzungs-Mechanismen entworfen, die eine Bewertung der Qualität von Transformationsschritten bereits in einem frühen Stadium des Entwurfsprozesses erlauben. Zur Automatisierung der Transformationsauswahl und -anwendung wurde ein zweistufiger Steuerungsansatz entwickelt. Dieser nimmt, ausgehend von einem gegeben Zustand des Explorationsprozesses, in einem ersten Schritt eine Beschränkung des Suchraums für mögliche Transformationsschritte vor. Dabei kommt sowohl Information zum Einsatz, die a-priori durch die charakteristischen Eigenschaften der Transformationen gegeben ist, als auch Information, die aus der Analyse des aktuellen Transformationsgeschehens resultiert und somit fest der aktuellen Applikation zuzuordnen ist. In einem zweiten Schritt werden aus dem so erhaltenen reduzierten Suchraum Transformationsschritte für eine Anwendung ausgewählt. Die Ausführung dieser Transformationsschritte liefert so einen neuen Zustand des Explorationsprozesses. Aus der iterierten Anwendung dieser Vorgehensweise resultiert ein Ansatz zur automatisierten Exploration des Entwurfsraums. Im Rahmen der Arbeit wurde ein Explorationswerkzeug implementiert, welches sämtliche der zuvor genannten Konzepte beinhaltet und so eine Evaluierung der entwickelten Methoden gestattet.

Spezifikation, Simulation und Synthese eingebetteter Systeme mit JAVA (Tommy Kuhn)

Die Beherrschung der Entwurfskomplexität integrierter Schaltungen erfordert Schaltungsbeschreibungen auf immer höheren Abstraktionsebenen. Durch diese immer höheren Ebenen, in Verbindung mit dem zunehmenden Trend der Entwicklung von Hardware/Software-Systemen, nähern sich die Beschreibungen für Hardware- und Software einander immer weiter an. Die Verwendung einer einheitlichen Beschreibungssprache für die Hardware- und Software-Teile eines sog. eingebetteten Systems liegt daher nahe und verspricht zahlreiche Vorteile. Man erkennt, dass weitreichende Verbesserungen des Entwurfsablaufs hinsichtlich der Qualität der Ergebnisse und des Umfangs der Entwurfszeit, nur durch Unterstützung von Wiederverwendung im Entwurfsablauf ermöglicht werden können. Für eine einheitliche Beschreibungssprache bedeutet dies, dass diese mindestens objektorientiert sein muss. Dies ist aber nur ein notwendiges, keinesfalls aber ein hinreichendes Kriterium für Wiederverwendbarkeit, wie die Komponentenmodelle eindrucksvoll beweisen. Eine Sprache, die beides in sich vereinigt, Objektorientierung und Unterstützung komponentenbasierter Techniken, ist die Sprache JAVA, die aus diesen Gründen auch als Spezifikationssprache für Hardware/Software-Systeme ausgewählt wurde.

Um JAVA auch für die Beschreibung von Hardware einsetzen zu können, wurde zunächst ein objektorientiertes Modellierungsparadigma unter Verwendung des Komponentenmodells JavaBeans erstellt. Dieses Paradigma erlaubt die objektorientierte Beschreibung und Visualisierung von Hardware- und Software-Teilen eines Systems aus den unterschiedlichen Sichten und auf den unterschiedlichsten Abstraktionsebenen.

Neben der Spezifikation muss auch eine Simulation durch Ausführung der Beschreibung ermöglicht werden. Hierzu wurden Bibliotheken und ein Hardware/Software Co-Simulationssystem entwickelt, die dies unterstützen.

Letztlich muss es auch möglich sein, aus der Beschreibung eines Systems die Schnittstelle zwischen Hardware- und Software zu generieren und den Hardware-Teil aus der JAVA-Spezifikation zu synthetisieren. Hierzu wurde zunächst aufgezeigt, welche Bedeutung die einzelnen objektorientierten Sprachkonzepte haben und wie diese in Hardware umgesetzt werden können. Aufbauend auf diesen Erkenntnissen wird ein System zur Datenflussanalyse nebenläufiger Java-Beschreibungen erstellt. Es bildet die Grundlage eines Compilers zur Umsetzung von Java-Spezifikationen in VHDL. Damit soll ein Zugang zu den bekannten Synthese- und Optimierungssystemen erreicht werden.

High-Level Synthese

Hierarchische Synthese für anwendungsspezifische Prototypenimplementierungen (Oliver Bringmann)

In diesem Forschungsvorhaben wurde eine High-Level Synthesemethodik entwickelt, die es erlaubt, komplexe, hierarchisch modularisierte Systeme effizient auf eine gegebene Hardware-Emulationsplattform abbilden zu können. Grundidee ist hierbei, die konventionelle manuelle hierarchische Entwurfsmethodik auf die automatische Synthese zu übertragen. Dabei werden bereits synthetisierte Schaltungen als RT-Komponenten in einem komplexeren Gesamtsystem wiederverwendet, wobei insbesondere die hierarchische Struktur der Komponenten beachtet wird. Die Berücksichtigung der Komponentenstruktur während der Synthese erlaubt einerseits, Teilkomponenten mit gleicher Funktionalität in unterschiedlichen Hierarchieebenen gemeinsam zu nutzen, und andererseits die automatische Auswahl von optimierten anwendungsspezifischen Komponenten. Dadurch ist es möglich, eine umfangreiche Entwurfsraumexploration der Teilsysteme durchzuführen und die ermittelten Ergebnisse in den Syntheseablauf des Gesamtsystems einzubeziehen. Außerdem erlaubt dieser Ansatz, die Mehrfachnutzung von RT-Komponenten bei der Synthese von Multi-Prozessbeschreibungen.

Die Abbildung der Schaltung auf eine gegebene Hardware-Emulationsplattform konnte stark verbessert werden, indem die zugrundeliegende Zielarchitektur bereits während der High-Level Synthese berücksichtigt wird. Da moderne Emulationssysteme bis zu mehreren hundert FPGAs enthalten, besteht das Hauptproblem darin, eine geeignete Schaltungspartitionierung zu finden, die den gegebenen Flächen- und Zeitbedingungen des Systems genügt. Hierzu wurde ein Ansatz zur kombinierten Synthese und Partitionierung entwickelt, der eine zielgerichtete Abbildung auf ein Emulationssystem ermöglicht. Da in existierenden High-Level Synthesesystemen die Verbindungskosten nur eine untergeordnete Rolle spielen, ist es wichtig, Interchip-Verbindungen ähnlich wie funktionale Ressourcen zu interpretieren, um Verbindungslaufzeit und Verbindungskosten während der Synthese abschätzen zu können. Dies erlaubt eine strategische Einplanung der Interchip-Kommunikationen zu Zeitpunkten, an denen eine hinreichende Verbindungskapazität zur Verfügung steht und die zusätzlich erforderlichen Leitungslaufzeiten keinen oder nur einen geringfügigen Einfluss auf das Syntheseergebnis haben.

Validierung von High-Level-Synthese-Ergebnissen und Übernahme von zeitlichen Randbedingungen (Cordula Hansen)

Bei der High-Level-Synthese (HLS) wird aus einer algorithmischen Verhaltensspezifikation (z.B. VHDL) eine strukturelle Darstellung auf Register-Transfer-Ebene (RT-Ebene) generiert. Ein offenes Problem bei dieser Generierung ist die Validierung oder Verifikation des Syntheseergebnisses. In den hier durchgeführten Arbeiten werden die Spezifikation und die synthetisierte RT-Beschreibung anhand von Simulationsergebnissen verglichen. Ein wesentliches Problem entsteht dabei in dem unterschiedlichen Ablaufs- bzw. Simulationsverhalten. Eine algorithmische Spezifikation ist ausführungsorientiert, d.h. der Algorithmus kann ausgeführt werden, besitzt aber kein für die Hardware-Entwicklung notwendiges Taktverhalten. Dieses Taktverhalten wird erst während der HLS erzeugt. Die synthetisierte RT-Beschreibung stellt damit eine taktorientierte Spezifikation dar. Aus diesem Grunde wurde ein Teilordnungsmodell verwendet und verfeinert, um bei einem Vergleich der beiden Beschreibungen dieses unterschiedliche Ausführungs- bzw. Simulationsverhalten zu erfassen und damit die synthetisierte Struktur zu validieren.

Ein weiterer Bereich in der HLS der bearbeitet wurde, stellt die Übernahme von zeitlichen Randbedingungen dar. Es wird davon ausgegangen, dass eine algorithmische Spezifikation in eine bereits existierende RT-Struktur eingefügt werden soll. In dem hier durchgeführten Ansatz werden aus diesen bereits vorhandenen Strukturen zeitliche Randbedingungen für den einzufügenden Algorithmus extrahiert und wiederum durch ein Halbordnungsmodell in diesen eingefügt.

Verbesserung des FPGA-Entwurfes unter dem Blickwinkel der Verdrahtbarkeit (Hans-Georg Martin)

Sowohl klassische Verfahren als auch kommerzielle Tools zur FPGA-Abbildung von digitalen Schaltungen optimieren vorrangig die Fläche bei der Logik-Optimierung und dem Mapping auf die Lookup-Table-basierte Zielarchitektur. Eine Untersuchung verschiedener Mapping-Verfahren für FPGAs ergab, dass die Verdrahtbarkeit einen wesentlichen Kostenfaktor darstellt und dass es nicht ausreicht, sich vorrangig auf eine Flächenreduktion zu konzentrieren. Unter dem Blickwinkel von Verdrahtbarkeit und Zeitbedarf erweisen sich nicht-flächenoptimale Mapping-Verfahren teilweise als erfolgreicher als solche, die auf eine Minimierung der LUT-Anzahl abzielen. Diese Analysen wurden durch Untersuchungen zum Leistungsverbrauch der FPGAs ergänzt.

Im Ergebnis gelang die Beeinflussung der Verdrahtbarkeit eines Entwurfes auf RT- bzw. Logikebene vor der eigentlichen FPGA-Abbildung. Dabei entstand ein ergänzendes Werkzeug zu einem kommerziellen Synthese-System, so dass vor allem bei sehr großen Designs bessere Design-Ergebnisse auf Xilinx-FPGA³s möglich wurden.

Modellierung und High-Level-Synthese einer ATM-Switch Steuerung (Walter Lange)

Auf dem Gebiet der Informationsübertragung mit B-ISDN (Breitband-ISDN) ist ATM (Asynchroner Transfer Modus) eine weitverbreitete Übertragungsmethode. Der hohen Durchsatzrate wegen (z.B. 155 MB/s, 622 MB/s) werden Hardware-Lösungen bei der Steuerung von ATM-Schaltungen benötigt. Bei der Realisierung von ATM-Schaltungen ist eine Entwurfsautomatisierung mittels HDL's (Hardware Description Languages) und entsprechenden Synthese-Werkzeugen zu empfehlen, da die Standardisierung der ATM-Protokolle und - Prozesse nicht abgeschlossen ist und dadurch Änderungen der ATM-Funktionen zu erwarten sind.

Als Anwendungsbeispiel wird eine ATM-Switch-Steuerung (ASS) mit VHDL modelliert. Die Module der ASS werden nach der Modellierung simuliert und mit den handelsüblichen High-Level-Synthesewerkzeugen "Behavioral Compiler" von Synopsys und "Monet" von Mentor Graphics synthetisiert. Ziel der Arbeit ist die Untersuchung, inwieweit die High-Level Synthese in der Entwicklung von ATM-Schaltungen sinnvoll einsetzbar ist und wo Verbesserungen der Synthesewerkzeuge für diese Art Anwendungen durchgeführt werden sollten.

Multimedia

MBone Videokonferenzen in der Hochschullehre (Julia Wunner)

Multimediale Methoden schaffen speziell in der Hochschullehre völlig neue Möglichkeiten: Die Zeit- und Ortsgebundenheit von Lehre und Lernen kann aufgehoben sowie Präsenzlehre von Routineaufgaben entlastet werden. Für die Durchführung von Kooperationen zwischen mehreren intra- oder interuniversitären Standorten über das Internet werden Konferenz-Werkzeuge benötigt, die den Audio-, Video- und sonstigen Datentransfer zwischen den Teilnehmern abwickeln. Zur Zeit sind bereits einige sehr teure kommerzielle und noch nicht ausgereifte freie Konferenz-Werkzeuge auf dem Markt, die alle erhebliche Nachteile besitzen. Die Netzbelastung ist in den meisten Fällen so hoch, dass verteilte Sitzungen lediglich zwischen zwei Standorten möglich sind. Die Werkzeuge benutzen außerdem meist proprietäre Medienformate und laufen nur unter bestimmten Betriebssystemen. Sie bieten zudem nur unzureichende oder gar keine Unterstützung für Lehrveranstaltungen.

Es wurde daher das Konferenz-Werkzeug me-shell (Multimedia Education Shell) entwickelt, das für den Echtzeit-Datentransfer über Unicast und Multicast optimiert, voll ausgestattet, dennoch leicht zu handhaben ist, und spezielle Funktionen zur effizienteren Durchführung von verteilten Lehrveranstaltungen besitzt. Me-shell ist in der plattformunabhängigen, objektorientierten Sprache Java geschrieben, die die Kommunikation über Internet per Definition unterstützt. Me-shell kombiniert in einer übersichtlichen Benutzeroberfläche ein Audio- und Video-Werkzeug, ein Chat-Fenster und eine gemeinsame Zeichen- und Präsentationsfläche, das sogenannte Whiteboard, auf der Text, Bilder und Java-Applets, beispielsweise für lehrbegleitende Animationen oder Wissensabfragen, dargestellt werden können. Ein Sitzungsleiter kann den Teilnehmern außerdem spezielle Nutzungsrechte zuweisen. Die Sitzung kann im Vergleich zu existierenden Werkzeugen komplett aufgenommen und beliebig wieder abgespielt werden. Me-Shell wird bereits für den Empfang von Audio und Video über Multicast eingesetzt, das in Zukunft integrierte Whiteboard "me-wb" wird zur Zeit als eigenständige Applikation entwickelt und getestet.

Entwicklung eines multimedialen Lern- und Diagnosesystems (Markus Winterholer)

In Zusammenarbeit mit der Universitäts-Augenklinik Tübingen wird ein plattformunabhängiges Multimedia-System zur Darstellung des Zusammenhangs von bestimmten Formen von Gesichtsfeldausfällen zu Erkrankungen der Sehbahn des Auges entwickelt. Das System soll Lernenden mit unterschiedlichen Vorkenntnissen ermöglichen, unabhängig von Ort und Zeit mit einem einfachen Internet-Browser auf Expertenwissen zugreifen zu können.

Die Zielgruppe gliedert sich in folgende Bereiche:

• Studenten, die interessante Krankheitsbilder in Form eines interaktiven Lernprogramms erkunden und den Verlauf einer Untersuchung und Diagnose erlernen können.
• Augenärzte, die aktuelle Fälle mit bereits abgeschlossenen vergleichen können, um damit die Untersuchung und Diagnose zu präzisieren.
• Patienten, die durch eine visuelle Darstellung ihres Sehbahndefekts durch den behandelten Arzt besser aufgeklärt werden können.

Als Grundlage dient eine Perimetrie-Datenbank mit Untersuchungs- und Diagnosedaten, die in ihrem Umfang weltweit einzigartig ist. Durch eine Anbindung der verschiedenen Untersuchungsgeräte an diese Datenbank wird eine ständige Aktualisierung des Datenbestandes gewährleistet. Um diese Wissensdatenbank möglichst vielen Benutzern zugänglich machen zu können und gleichzeitig die Sicherheit der Patientendaten zu gewähren, wird eine flexible Internet basierte Anwendung erstellt, die anonyme Daten auf einem physikalisch getrennten Server benutzt.

Durch die Integration in ein Lernsystem der Abteilung für Neuroradiologie soll eine hohe Akzeptanz bei den Studierenden erreicht werden. Didaktische Konzepte und Lernstrategien werden einheitlich gestaltet. Die Inhalte können in einem fachübergreifenden Rahmen präsentiert werden.

Neuronale Netze

Analyse der Einsatzmöglichkeiten neuronaler Netze bei der Auswertung von elektrischen Parametern von Halbleiterbausteinen (Lothar Ludwig)

Ziel des vom BMBF geförderten Vorhabens ist die Erarbeitung neuartiger Analysemethoden für die steigende Datenflut bei der elektrischen Parametermessung in der Halbleiterfertigung. Es ist eine wesentliche Aufgabe des Projekts, sich entwickelnde Probleme bei der Chipfertigung frühzeitig zu erkennen, um rechtzeitig Maßnahmen zur Qualitätssicherung ergreifen zu können. Um Fehlermodes und vor allem deren Ursachen möglichst schnell zu finden, werden sowohl Daten in der Herstellungsphase der Bauteile als auch später Messungen am fertigen Produkt zur Interpretation herangezogen. Dabei soll aus der Signatur (Fingerprint) der Störung bestimmter Messparameter auf die Prozessbereiche geschlossen werden, aus denen diese Störung stammt.

In diesem Projekt wird ein Analysetool entwickelt, das in den beteiligten Firmen Siemens, SMST und TEMIC Semiconductors eingesetzt werden soll, um 3 verschiedene Aufgabenstellungen automatisiert zu lösen:

1. Ausbeutemodell: Modellieren der funktionellen Ausbeute an Hand von Testdaten von PCM-Strukturen, d.h. Hilfsstrukturen in den Sägestraßen, Transistoren, Kapazitäten, etc.
2. Erkennung und Klassifikation von PCM-Ausfallmustern: Erkennen und Klassifizieren von Wafern/Losen an Hand von PCM-Testdaten. Die Hardware soll bei diesem Teilprojekt in unterschiedliche Problemklassen eingeteilt werden.
3. Erkennung und Klassifikation von Fingerprints auf funktionellen Wafermaps: Frühzeitiges Erkennen von Problemen auf Wafern und Zuordnung zu bereits bekannten Ursachen, bzw. Erkennen als neuartiges Phänomen. Am Laufzeitende des Projektes im Sommer 1999 wird dieses Tool in jeder der drei Firmen zur Qualitätssicherung eingesetzt.

GRIP - An inteGRated System for the NeuroelectrIc Control of GrasP in Disabled Persons (Martin Bogdan)

Ziel des Projektes GRIP ist es, Lösungen zu entwickeln, die es ermöglichen, den partiellen oder totalen Verlust von Handfunktionen auszugleichen. Der Verlust der Handfunktionen ist dabei in der Regel auf Läsionen im Rückenmark zurückzuführen. Zur Lösung des Problems wird die funktionale elektrische Stimulation (FES) der betreffenden Extremität vorgeschlagen. Sie basiert auf einem komplexen Zusammenspiel der Signalverarbeitung äußerer Reize (Druck, Temperatur etc.), dem willkürlichen Kommandos des Patienten und einer hochtechnisierten Schnittstelle zwischen Mensch und Steuermodul. Die Schnittstelle wird durch regenerative Mikrokontakte und Cuff-Elektroden gewährleistet.

Die Signalverarbeitung der willkürlichen Kommandos und der aufgenommen Reize wird von einem zweistufiges System bewältigt, das auf künstlichen neuronalen Netzen basiert. Zunächst wird die Intension des Patienten je nach den noch individuell erhaltenen Möglichkeiten mittels eines Schiebereglers, myoelektrischer Elektroden oder weiterer Aufnahmemöglichkeiten detektiert und interpretiert. Danach wird die Intention mit Hilfe von künstlichen neuronalen Netze derart in eine Impulsfolge übertragen, dass sich die Hand durch die Stimulation der Nerven mit der generierten Impulsfolge entsprechend der Intention bewegt. Die Aufgabe der Technischen Informatik besteht in der Entwicklung dieses signalverarbeitenden Systems.

OASIS - Open Architecture Server for Information Search and Delivery (Udo Heuser)

Im Rahmen des von der EU-Kommission geförderten Projektes OASIS soll eine intelligente Internetsuchmaschine entwickelt werden, die künstliche neuronale Netze dazu benutzt, die Suche innerhalb lokal begrenzter Datensammlungen, d.h. thematisch verwandter HTML-Seiten zu verbessern. Das zu verwendende unüberwacht lernende neuronale Netz soll dabei nicht nur den (über Termindizierverfahren kodierten und komprimierten) HTML-Eingaberaum clustern, d.h. Orte hoher Wahrscheinlichkeitsdichten bzw. Orte inhaltlich verwandter HTML-Seiten finden, sondern auch eine sinnvolle Hierarchisierung des Eingaberaums vornehmen. Das selbstorganisierende neuronale Netz basiert dabei auf Competitive Learning Verfahren bzw. erweitert diese. Es wird erwartet, dass das zu entwickelnde Verfahren die Aktualität invertierender Verfahren, wie Altavista, mit den Vorteilen (redaktionell betreuter) Internet-Kataloge, wie Yahoo, durch die Suchanfragen über benutzer-generierte Verfeinerungsschritte präzisiert werden, effektiv kombinieren kann.

Das neuronale Clusterverfahren soll in einem zweiten Schritt in das Gesamtsystem der intelligenten Suchmaschine OASIS integriert werden. Das mit den europäischen Partnern zu entwickelnde Gesamtsystem besteht aus einer offenen und skalierbaren Multiserver-Plattform und benutzt zwischen Servern ein eigens entwickeltes OASIS-Transferprotokoll. Jeder OASIS-Server setzt sich aus einem Query Server, einer oder mehreren (nicht-überlappenden) Datensammlungen, auf denen das neuronale Netz operiert, sowie einem Crawler zusammen. Eine Suchanfrage wird durch die Query- Server an relevante Datensammlungen bzw. an die durch das neuronale Netz generierten (Sub-)Clusterprototypen propagiert. Es ist beabsichtigt, dass sich interessierte kommerzielle Anbieter mit ihren Diensten und Datensammlungen an das OASIS-System anschließen können, um somit eine unproblematische Skalierbarkeit des Systems zu erlauben (http://www.oasis-europe.org).

Vorbereitung des geplanten SFBs "Trägerfixierte aktive Zentren" (Thomas Hermle)

Im Jahr 1994 wurden an der Universität Tübingen zwei DFG-Forschergruppen eingerichtet, die sich mit den Themen "Chemie in Interphasen - Synthese, Dynamik und Anwendung polymerfixierter Reaktionszentren" und "Molekulare Mustererkennung mit supramolekularen Strukturen und Polymeren" beschäftigen. Die erfolgreiche Zusammenarbeit von Chemikern, Physikern und Informatikern in diesen Forschergruppen soll nun in einem neuen Sonderforschungsbereich "Trägerfixierte aktive Zentren" fortgesetzt werden.

Gemeinsames Ziel ist die Erforschung der Wechselwirkungsprozesse von zu erkennenden, zu trennenden und umzuwandelnden, sich im gasförmigen, flüssigen oder gelösten Zustand befindlichen Molekülen mit polymergebundenen aktiven Zentren. Diese aktiven Zentren befinden sich entweder im Volumen oder an der Oberfläche einer polymeren Matrix, an die sie über Spacer gebunden sind. Sie erfüllen dabei die Funktion eines Erkennungszentrums für die Sensorik, eines Wechselwirkungszentrums für die Gaschromatographie oder eines Reaktionszentrums für die Festphasensynsthese, metallorganische Modellreaktion oder Katalyse. Die Aufgabe der Informatik wird es sein, die mikroskopisch und makroskopisch gewonnenen Daten auszuwerten und zu analysieren. Dabei werden modell- und datengestützte Verfahren angewandt, um Struktur-Wirkungsbeziehungen zu extrahieren, Modelle zu erstellen, zu überprüfen und zu optimieren. Ziel ist es dabei auch, ein physikalisches Verständnis für Zustände und Prozesse zu erlangen, selbst wenn dies mit charakterisierenden Verfahren allein nicht möglich ist.

Molekulare Mustererkennung mit supramolekularen Strukturen und Polymeren (Adelmo Cechin)

Gezielt synthetisierte molekulare Erkennungsstrukturen gewinnen in der chemischen Analytik zunehmend an Bedeutung. Hier sind neue stationäre Interphasen für die Chromatographie unter Berücksichtigung wichtiger Parameter wie Selektivität, Stabilität und Sensitivität entwickelt und optimiert worden.

In einer DFG-Forschergruppe wurde die Anwendung von Selbstorganisationsprinzipien in der Datenreduktion und Klassifikation untersucht. Anhand der Erfordernisse der durch die Kooperationspartner zur Verfügung gestellten Datensätzen wurden zuerst bekannte neuronale Netze getestet, die auf überwachten und unüberwachten Prinzipien basieren. Die Erkenntnisse aus der genauen Analyse der verschiedenen Methoden hat den Grundstein für die weitere wissenschaftliche Arbeit gelegt. Erste Ergebnisse liefern eine Vorhersagegenauigkeit von über 90% für die Datensätze der gaschromatographischen Enantiomerentrennung, was als hervorragend einzustufen ist.

Durch neue Methoden für die Interpretation des neuronalen Modells kann dieses in Fuzzy-Regeln ("If Bedingung Then Aussage") umgewandelt werden. Der Fachmann kann so leicht das Netz interpretieren, mit existierenden Modellen und Kenntnissen aus der Chemie vergleichen und mathematische Zusammenhänge zwischen der molekularen Struktur und den thermodynamischen Kennwerten erarbeiten.

Wiederherstellung von Farben mit Neuronalen Netzen (Alexei Babanine)

Ziel dieser Arbeit ist eine systematische Untersuchung der Anwendung von Neuronalen Netzen zur Farbwiederherstellung in gescannten Bildern. Eine effektive Wiederherstellung von Farben ist eine herausfordernde Aufgabe in der Druckindustrie und der Computergraphik. Die Technik der rückgekoppelten Neuronalen Netze bietet eine Lösung dieses Problems, die sowohl die Eigenschaften der Farbwahrnehmung, als auch die Rahmenbedingungen für die Wiederherstellungsfunktion berücksichtigen kann. Die Farbverzerrungen bestehen aus dem Verlust der Helligkeit, der Sättigung, der Verfälschung der Farben und Grenzdefekten. Hohe Nichtliniarität der Farbverzerrungen führt dazu, dass die konventionellen Methoden (wie z.B. polynomiale Regression) zu zeitaufwendig oder zu ineffizient sind. Ein adaptives System, welches auf Neuronalen Netzen basiert, approximiert die vom farbverarbeitenden Gerät produzierten Verzerrungen. Rückgekoppelte Neuronale Netze mit monoton ansteigenden, differenzierbaren Aktivierungsfunktionen wurden auf kontinuierliche, mehrdimensionale Abbildungsprobleme und Regressionsanalysen von verrauschten Daten angewendet. Die Aufstellung von diskreten Kontinuerlichkeits-, Glätte- und Monotoniekriterien für die gemessenen Farbverzerrungen macht es möglich, die Generalisierungs- und Spannungsanforderungen auf den Abbildungsoperator anzuwenden. Eine Glätteanalyse durch die Anwendung des Kriteriums des Kontinuierlichkeitsmodulus gibt Informationen für die optimale Architekturauswahl des Netzes.

Bei der Korrektur von Farben durch Messung von Referenzdaten besteht grundsätzlich ein sogenanntes Grenzfarbenproblem durch fehlende Messdaten auf dem äußeren Rand der Abbildungsmenge. Die Methode, die in dieser Arbeit entwickelt wird, soll uns helfen, eine sanfte Extrapolation von der auf der Basis von Neuronalen Netzen entwickelten Abbildung zu ermöglichen, ohne die obengenannte Kontinuierlichkeit, Glätte, etc. zu beschädigen, und um eine adäquate Farbkorrektur in den Grenzgebieten zu ermöglichen.

Die Möglichkeit, durch einmaliges adaptives Lernen das System auf beliebige Scanner zu übertragen, öffnet ein großes Feld für industrielle Anwendungen, die an die hohen Farbqualitätsanforderungen angepasst werden können.

Hybride neuronale und regelbasierte Klassifikation im Antriebsmanagment (Michael Fröhlich)

Im Rahmen des EUCAR-Automobil-CO₂-Reduktionsprogramms ist u.a. eine genaue Überwachung der Einspritzmengen wünschenswert. Das Reduktionsprogramm ist eine Reaktion auf die politischen Forderungen der EU, einen Flottenausstoß von 120g CO₂/km bis zum Jahr 2012 zu erreichen. Um dieses Ziel zu erreichen, ist unter anderem die eingespritze Kraftsoffmenge am direkteinspritzenden Dieselmotor zu überwachen. In vorangegangenen Arbeiten konnte gezeigt werden, dass eine solche Überwachung grundsätzlich möglich ist. Zur Verbesserung der Ergebnisse soll nun eine hybrid neuronale und regelbasierte Klassifikation erfolgen. Um dieses Ziel zu erreichen, wird der Ansatz verfolgt, relevante Systemzusammenhänge durch Trainieren neuronaler Netze zu erfassen und diese dann durch Regelextraktion in Bedingungsgleichungen darzustellen. Die so erhaltenen Regeln erlauben eine bessere Interpretierbarkeit als das trainierte neuronale Netz und können durch Experten leichter an weitere Anforderungen bezüglich der Klassifikation angepasst werden.

Rapid Prototyping

VLIW-Prozessor-basierte Emulation und Prototyping digitaler Schaltungen (Gunter Haug)

Rapid-Prototyping und damit Emulation sind durch komplexere Systeme und immer schneller werdende Produktzyklen von großer Bedeutung. Einfache FPGA-basierte Emulationssysteme finden in diesem Bereich verbreitet Einsatz. Diese Systeme gelangen jedoch bei Designs mit großen komplexen Datenpfaden sowohl im Hinblick auf die Gatterzahl als auch auf die Emulationsgeschwindigkeit an ihre Grenzen.

In letzter Zeit kamen VLIW (very long instruction word)-Prozessoren in Form von DSPs zum Beispiel von Texas Instruments auf den Markt. Der Grad an Parallelität in solchen Prozessoren und in datenpfadintensiven Designs liegt in derselben Größenordnung. Es wird darum vorgeschlagen, derartige Designs mit VLIW-Prozessoren zu emulieren, um die erwähnten Probleme zu lösen.

Im Berichtszeitraum wurde die Mapping-Software, die eine RT (register transfer)-Beschreibung in ein VLIW-Programm umwandelt, spezifiziert, wobei es auf eine zyklusgenaue Emulation ankommt. Weiterhin wurde eine Hardware-Plattform (basierend auf einem Texas Instruments TMS320C6201) und die zugehörige Laufzeitumgebung implementiert. Das entwickelte Modul ist elektrisch und mechanisch kompatibel zum bestehenden FPGA-basierten Emulationssystem (WEAVER). Diese Kompatibilität ermöglicht komplexe Designs verteilt auf FPGAs und VLIW-Prozessoren zu emulieren.

Source-Level-Emulation und Source-Level-Debugging (Dr. Gernot Koch)

Die exponentiell steigende Anzahl von Elementen auf einem Chip erfordert immer abstraktere Schaltungsbeschreibungen, die weitgehend automatisch auf den Chip abgebildet werden. Zusätzlich dazu wird immer mehr dazu übergegangen, Systemteile, die früher außerhalb als eigenständige Schaltkreise oder externe Komponenten realisiert wurden, mit auf demselben Chip abzubilden. Dies geht soweit, dass ganze System auf einem Chip realisiert werden.

Durch diese beiden Trends wird die Validierung einer Schaltung erheblich erschwert. Einerseits kann eine Schaltung nur im Zusammenhang mit den restlichen Systemteilen und auf niedriger Abstraktionsebene wirklich aussagekräftig validiert werden, andererseits kann dies mit herkömmlichen Methoden wie Simulation und klassischer Emulation nicht durchgeführt werden, da Simulation zu zeitaufwendig ist und Emulation zwar die Aufdeckung von Fehlern ermöglicht, aber das Auffinden und Beheben dieser Fehler nur sehr eingeschränkt unterstützt.

Dieser Tätigkeitsbereich hat sich zum Ziel gesetzt, hier durch die Kombination der Emulation mit Techniken, die aus dem Software-Bereich gut bekannt sind, hier Abhilfe zu schaffen. Die Emulation wird um interaktive Konzepte wie Breakpoints, Abfrage von Variablenwerten, etc. erweitert, die dem Benutzer ermöglichen, sich interaktiv an fehlerbehaftete Bereiche heranzutasten und Fehler durch Beobachtung innerer Vorgänge in der Schaltung zu identifizieren. Zusätzlich wurden Methoden entwickelt, die es erlauben diese interaktiven Konzepte auch für Schaltungen einzusetzen, die mit anderen Komponenten kommunizieren, ohne diese anderen Komponenten modifizieren zu müssen.

Hardware-Debugging mit Emulation (Dirk Reichelt)

Die Validierung nimmt einen großen Anteil im Gesamtentwurfsprozess elektronischer Systeme ein. Die entsprechenden Werkzeuge lassen sich in zwei Kategorien einteilen: simulations- und emulationsorientierte Werkzeuge. Simulationsorientierte Werkzeuge zeichnen sich dadurch aus, dass mit ihnen ein Debugging auch auf höheren Abstraktionsebenen (insbesondere der algorithmischen Ebene) möglich ist; man erreicht jedoch nur eine vergleichsweise niedrige Simulationsgeschwindigkeit. Die emulationsorientierten Werkzeuge hingegen erreichen zwar eine hohe Geschwindigkeit, beschränken sich jedoch bisher auf Beschreibungen auf RT-Ebene (oder darunter).

Da sich beim Entwurf integrierter Schaltungen - zumindest für einige Anwendungstypen - immer mehr eine Spezifizierung auf algorithmischer Ebene durchsetzt, wurde im Berichtzeitraum ein Prototyp eines Werkzeugs zur Durchführung eines emulationsorientierten Debuggings auf Basis einer Hardware-Beschreibung auf algorithmischer Ebene entwickelt.

Es werden die vom Software-Debugging her bekannten Konzepte unterstützt: das Setzen von Breakpoints, das Anzeigen von Variablenwerten und die schrittweise Ausführung einer Beschreibung. Da die Synthese nur die Abhängigkeiten der Operationen untereinander, nicht aber deren sequentielle Reihenfolge in der Quellbeschreibung berücksichtigt, haben die Breakpoints eine unterschiedliche Bedeutung. Beim Hardware-Debugging sind sie auf der Basis einzelner Operationen und nicht einzelner Quellcodezeilen definiert. Die Grundidee des Werkzeugs besteht darin, die einzelnen Schritte der Synthese mitzuprotokollieren und so dem Debugger Informationen über den Zusammenhang zwischen der Beschreibung auf algorithmischer Ebene und der generierten Hardwarestruktur zur Verfügung zu stellen. Dabei handelt es sich einerseits um die Abbildung der Operationen auf Zustände bzw. Zustandsübergänge des die Schaltung steuernden endlichen Automaten und andererseits um die Abbildung der Variablen auf die Register der Schaltung.

Rechnerarchitektur

Parallele Programmierkonzepte in prozeduralen und objektorientierten Programmiersprachen (Till Bubeck, Marcus Ritt)

Basis der Arbeiten war ein bereits entwickeltes, auf Threads basierendes, architekturunabhängiges Laufzeitsystem, das sowohl Rechnerarchitekturen mit gemeinsamem wie verteiltem Hauptspeicher unterstützt. Um auch bei der Ausführung auf Architekturen mit verteiltem Speicher Daten zwischen Threads austauschen zu können, wurde das Laufzeitsystem erweitert, um gemeinsamen Hauptspeicher auf logischer Ebene, durch sog. "distributed shared memory" zu emulieren.

Der Benutzer wird bei der Parallelisierung durch verschiedene Werkzeuge unterstützt. Ein Beispiel ist die automatische Generierung der Aufrufsequenzen von Threads aus im Quelltext eingebetteten Kommentaren. Die Werkzeuge sowie die Laufzeitumgebung wurden erweitert, um eine prozedurale (threadbasierte) Parallelisierung auch in C++ zu unterstützen.

Um eine vollständige Nutzung objektorientierter Programmierparadigmen in parallelen Systemen zu ermöglichen, muss ein neues Laufzeitsystem für C++ erstellt werden. Als erster Schritt wurde dazu ein objektorientiertes System geschaffen, das effiziente entfernte Methodenaufrufe von auf verschiedenen Prozessoren verteilten Objekten erlaubt. Zusätzliche Werkzeuge automatisieren auch die Übertragung von Objekten zwischen Prozessoren.

Gegenstand laufender Arbeiten ist die Erweiterung der objektorientierten Laufzeitumgebung um migrierbare Objekte und datenparallele Programmierkonstrukte.

Die Arbeiten wurden im Teilprojekt C6 des SFB 382 "Verfahren und Algorithmen zur Simulation physikalischer Prozesse auf Höchstleistungsrechnern" durchgeführt.

Untersuchungen zur Implementierung von parallelen Simulationsverfahren für physikalische Prozesse (Stefan Hüttemann)

Simulationen von physikalischen Prozessen sind in der Physik das Bindeglied zwischen Theorie und Experiment. Theorien können mit den mathematischen Hilfsmitteln alleine nicht mehr untersucht werden. Simulationen bieten die Möglichkeit eine "Messung" einer Theorie vorzunehmen, und diese dann mit experimentell gewonnenen Daten zu vergleichen. Speziell für Teilchensimulationen entwickeln wir parallele Simulationsverfahren. Auf den Höchstleistungsrechnern NEC-,SX-4 und Cray-,T3E erreichten dabei Implementierungen von "Smoothed Particle Hydrodynamics"-Methoden parallele Effizienzen von 60% bis zu 90%.

Die entwickelten parallelen Algorithmen werden in Funktions- und Klassenbibliotheken implementiert. Die Struktur der Bibliotheken hat sich dabei als besonders wichtige Komponente des Systems herausgestellt, da die Algorithmen in verschiedensten Anwendungen wiederverwendet werden. Die Bibliotheken sind erweiterbar sein und bieten somit also auch einen Rahmen zur Implementierung neuer Simulationsverfahren.

Auf Rechnern mit gemeinsamen Hauptspeicher wurden Bibliotheken für SPH in C prototypisch implementiert. Diese Bibliotheken setzen auf der von uns entwickelten parallelen Programmierumgebung DTS auf. Mit Hilfe dieser Bibliothek wurde ein Produktionscode für eine astrophysikalische SPH-Simulation auf der NEC-,SX-4 implementiert. Gegenstand der laufenden Arbeiten ist es, Entwurfsmuster für objektorientierte Klassenbibliotheken zu finden, bzw. neue zu entwerfen, und zu implementieren. Die Arbeiten wurden im Teilprojekt C6 des SFB 382 "Verfahren und Algorithmen zur Simulation physikalischer Prozesse auf Höchstleistungsrechnern" durchgeführt.

Paralleles SPH auf massiv-parallelen Rechnern (Michael Hipp)

In der Astrophysik wird die Teilchenmethode SPH zur Simulation von hydrodynamischen Vorgängen eingesetzt. Um eine ausreichende Genauigkeit zu erreichen, wird eine möglichst große Anzahl an Simulationsteilchen verwendet, die nur noch auf massiv-parallelen Rechner in befriedigender Zeit bearbeitet werden können. Ein Vertreter dieser Rechnersysteme ist die Cray-T3E mit 512 Knoten und verteiltem Hauptspeicher am HLRS in Stuttgart.

Als Basis der Arbeiten diente die SPH Simulation, die im Rahmen des SFB 382 an der Theoretischen Astrophysik in Tübingen entwickelt wurde und im Teilprojekt C6 bereits auf Parallelrechner mit gemeinsamem Hauptspeicher portiert wurde. Das SPH-Verfahren wurde an die Cray T3E angepasst implementiert, parallelisiert und optimiert und mit anderen Implementierungen und Rechnersystemen verglichen. Darüber hinaus wurde eine abstrakte Schnittstelle spezifiziert, um SPH-ähnliche Verfahren ohne Kenntnis der parallelen Umgebung und ohne explizite Parallelisierung auf verschiedenen Parallelrechnern anzuwenden. Eine gut skalierende Implementierung für die Cray T3E sowie eine einfache Variante für die Entwicklungsphase auf lokalen UNIX-Workstations wurde erstellt und getestet.

Die SPH-Bibliothek wurde im Rahmen des SFB 382 erfolgreich eingesetzt und in diesem Zusammenhang auf neue Problemfelder und Simulationsszenarien erweitert.

Laufende Arbeiten sind die Portierung der Bibliothek auf andere parallele Laufzeitumgebungen, insbesondere die Portierung auf die objektorientierte parallele Laufzeitumgebung, die im Teilprojekt C6 entwickelt wird.

Performanzmodellierung für moderne Prozessoren unterschiedlicher Architektur (Gerald Heim)

Das langfristige Ziel der Arbeiten ist eine Simulationsumgebung zur Performanzmodellierung für moderne Prozessoren unterschiedlicher Architektur. Zyklengenaue Modelle von Prozessoren sind recht aufwendig zu entwickeln und erlauben in der Regel kaum grundlegende Änderungen ohne vollständige Neuentwicklung. Außerdem gestaltet sich die Erzeugung von Eingabedaten für diese Modelle sehr aufwendig. In dieser neuen Simulationsumgebung sollen Simulationsmodelle mit analytischen Modellen kombiniert werden. Als Vorarbeiten für diese Simulationsumgebung, die tracegesteuert arbeiten soll, wurde ein Verfahren zur Erzeugung von Traces implementiert. Neben der reinen Simulation soll auch Leistungsmessung mit Hilfe der in heutigen Prozessoren implementierten Leistungs-Zähler implementiert werden.

Objektorientierte Client/Server-Systeme (Klaus Beschorner)

Eines der wohl größten Probleme in der Informationsverarbeitung ist der fehlende Konsens darüber, welche Hardwareplattformen, Netzwerkprotokolle, Betriebssysteme, Programmiersprachen und Anwendungen innerhalb eines Unternehmens verwendet werden sollen. Bestehende Investitionen in Hardware und Software (Legacy Systeme) sind bis heute im Einsatz und sollen dies auch in Zukunft bleiben. Die Herstellung einer einheitlichen Kommunikationsinfrastruktur in solchen heterogenen Systemen stellt eine kostenintensive Herausforderung dar. Die Popularität des World Wide Web (WWW) erfordert zusätzlich die Präsenz im Internet, was o.g. Probleme zusätzlich verschärft (z.B. Electronic Commerce). Im Rahmen dieses Problemumfeldes wurde die "Common Object Request Broker Architecture" (CORBA) untersucht, die eine Sprachanbindung an Java besitzt.

Aufgrund realer Anforderungen wurde eine Internet/Intranet-Anwendung (Agentur-Informationssystem) exemplarisch entwickelt, die zur Untersuchung von Problemen und der Entwicklung von Konzepten diente. Durch Variation der Systemarchitektur wurden erste Erkenntnisse gewonnen, die kritische Projektfaktoren (wie z.B. die Performance) in objektorientierten Client/Server-Anwendungen verdeutlichen. Ausgehend von diesen Erkenntnissen werden in Zukunft weitere Untersuchungen vorgenommen, um die vereinfachte Entwicklung von leistungsfähigen Internet/Intranet-Anwendungen zu ermöglichen.

Veröffentlichungen

Antreich, Rammig, Rosenstiel, Schmid, Waldschmidt
DFG-Schwerpunktprogramm: "Entwurf und Entwurfsmethodik eingebetteter Systeme"
informatik aktuell, 27. Jahrestagung der Gesellschaft für Informatik, Springer Verlag, Aachen, Sept. 1997

Babanine, Cechin, Resch, Rosenstiel
Artificial Neural Networks for the Restoration of Colours in Scanned Images
Proc. To IMACSÆ97, Vol. 4, Berlin, August 1997

Beschorner, Rosenstiel
Realisierung einer Client/Server-Anwendung mit CORBA und Java unter Berücksichtigung bestehender C++-Komponenten
JITÆ98 Java-Informations-Tage 1998, Frankfurt/Main, 12./13.Nov. 1998, erschienen in Informatik aktuell, JIT 98, Java-Informationstage 1998, Springer-Verlag, 1998

Bogdan, Harsch, Gross, Göpel, Rosenstiel
Processing of Nerve Cell Signal Recordings from Cultured Networks using Artificial Neural Nets
IASTED Artificial Intelligence and Soft Computing, Banff, Canada, July 1997

Bogdan, Cechin, Breit, Rosenstiel
Cultured Nerve Cell Networks as Biosensor using Artificial Neural Nets
Seizième Colloque sur le Traitement du Signal et des Images, Grenoble, Sept. 1997

Bogdan, Rosenstiel
Real Time Processing of nerve Signals for Controlling a Limb Prostheses
Proceedings of IPCAT (Information Processing in Cells and Tissues), Sheffield (GB), Sept. 1997

Bringmann, Rosenstiel
Resource Sharing in Hierarchical Synthesis
ICCAD, USA-San José, CA, Nov. 1997

Bringmann, Rosenstiel
Cross-Level Hierarchical High-Level Synthesis
1998 EEEE,
Design, Automation and Test in Europe Conference and Exhibition (DATE'98), Paris, Febr. 23-26, 1998

Bringmann, Rosenstiel, Reichardt
Synchronization Detection in Multi-Process Hierarchical Synthesis
11^th International Symposium on System Synthesis (ISSS Æ98), Hsinchu, Taiwan,
Dec. 1998

Bubeck, Hipp, Hüttemann, Kunze, Ritt, Rosenstiel, Ruder, Speith
Parallel SPH on CRAY T3E and NEC SX-4 using DTS E. Krause, W. Jäger (Eds.), High Performance Computing in Science and Engineering '98; Transactions of the High Performance Computing Center Stuttgart (HLRS), Springer-Verlag, 1998

Buchholz, Kebschull, Rosenstiel
Emulation komplexer synthetisierter Schaltungen auf Signalprozessoren
8. E.I.S.-Workshop, Universität Hamburg, April 1997

Fang, Thole, Rosenstiel
Hardware-Software Co-Entwurf für KohonenÆs SOM
8. E.I.S.-Workshop, Universität Hamburg, April 1997

Fernández, Koch, Martínez Madrid, Vallejo, Rosenstiel
Hardware-Software Prototyping from LOTOS
Design Automation for Embedded Systems 3, 117-148 (1998), Kluwer Academic Publishers NL, ISSN 0929-5585

Garcez, Rosenstiel
Coverification of timing properties
International Workshop on Conjoint Systems Engineering CONSYSE, Bad Tölz, Sept. 1997

Garcez, Rosenstiel
Constraints as Temporal Logic Formulas and its Verification using Model Checking
Workshop on Design, Test and Application, Dubrovnik, Croatia, June 1998

Garcez, Rosenstiel
Coverification Framework
SBCCI 98 Búzios, RJ pag 103-107, IEEE Press, 1998

Garcez, Nascimento, Rosenstiel
POM Semantics for 1-safe Petri Nets
WOLLIC 98, Sao Paulo, Brasilien, 1998

Gerlach, Rosenstiel
Ein skalierbarer Ansatz zur Kostenabschätzung für die Steuerung von High-Level Transformationen
WSI 97-5, SFB 358, Universität Tübingen, Tübingen, Sept. 1997

Gerlach, Rosenstiel
A Scalable Methodology for Cost Estimation in a Transformational High-Level Design Space Exploration Environment
Design, Automation and Test in Europe Conference and Exhibition (DATE'98), Paris, Febr. 1998

Gerlach, Rosenstiel
Eine Umgebung zur transformationalen Entwurfsraum-Exploration
GI/ITG/GMM Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, Paderborn, März 1998

Gerlach, Rosenstiel
Transformational Optimization of the Full Rate Speech Transcoder GSM 06.10
Proceedings SDAÆ98, Workshop on System Design Automation, Dresden, March 1998

Gerlach, Rosenstiel
Development of a High-Level Design Space Exploration Methodology
WSI 98-13, ISSN 0946-3852, SFB 358, Univ. Tübingen, Tübingen, November 1998

Göppert, Rosenstiel
The Continuous Interpolation Self-organizing Map
Neural Processing Letters Volume 5, no 3, Kluwer Academic Publishers, June 1997

Hansen, Gutberlet, Kunzmann, Rosenstiel
Automatischer Taktzyklenabgleich zur Simulation in der High-Level Synthese
Workshop: Hardwarebeschreibungssprachen und Modellierungsparadigmen, Holzau,
Februar 1997

Hansen, Kunzmann, Rosenstiel
Verification by Simulation Comparison using Interface Synthesis
Design, Automation and Test in Europe Conference and Exhibition (DATE'98), Paris, Febr. 1998

Hardt, Rosenstiel
Prototyping of Tightly Coupled Hardware/Software-Systems
Design Automation for Embedded Systems, Vol 2, No.3/4, pages 283-317, Kluwer Academic Press, Netherland, May 1997

Haug, Rosenstiel
Reconfigurable Hardware as Shared Resource for Parallel Threads
IEEE Symposium on Field-Programmable Custom Computing Machines FCCM `98, Napa, CA, USA, April 1998

Haug, Buchholz, Kebschull, Koch, Rosenstiel
Behavioral Emulation of Synthesized RT-level Descriptions Using VLIW Architectures
Proc. 9^th RSP, B-Leuven, 1998

Haug, Rosenstiel
Reconfigurable Hardware as Shared Resource in Multipurpose Computers
in Field-Programmable Logic Applications, Springer LNCS 1482, Heidelberg 1998

Hergenhan, Weiler, Weiß, Rosenstiel
Value-Added Services in Industrial Automation
Proceedings of International Workshop on Advanced Communication Services, Lisbon 1998

Hermle, Weimar, Rosenstiel, Goepel
Feature Extraction for a Hybrid Gas Sensing System
Proceeding of 5^th Int. Symposium on Olfaction and Electronic Nose 98, USA-Baltimore, September 1998

Heuser, Göppert, Rosenstiel, Stevens
Classification of Human Brain Waves using Self-Organizing Maps
Intelligent Data Analysis in Medicine and Pharmacology, edited by N. Lavrac,
E. Karavnou, B. Zupan, The Kluwer International Series in Engineering and Computer Science, Vol. 414, September 1997, Kluwer Academic Publishers, USA-Boston, pp 279-294, Sept. 1997

Heuser, Babanine, Rosenstiel
HTML Documents Classification using (Non-linear) Principal Component Analysis and Self-Organizing Maps
NeurapÆ98 - Fourth International Conference on Neural Networks and their Applications, Marseille, March 1998

Heuser, Rosenstiel
Internetsuche und Neuronale Netze: Stand der Technik
WSI 98-10

Koch, Kebschull, Rosenstiel
Co-Emulation and Debugging of HW/SW-Systems
10^th Intern. Symposium on System Synthesis (ISSS 97),Antwerpen, Sept. 1997

Koch, Kebschull, Rosenstiel
Breakpoints and Breakpoint Detection in Source Level Emulation
"ACM Transactions on Design Automation of Electronic Systems", Vol. 3 Nr. 2, 1998

Koppenhöfer, Würthner, Ludwig, Rosenstiel
Analysis of Electrical Test Data Using a Neural Network Approach
Kongreßbeitrag IEEE/SEMI ASMC, Cambridge, USA, 1997

Kuhn, Rosenstiel
Java Based Modeling And Simulation Of Digital Systems On Register Transfer Level
Proceedings SDAÆ98, Workshop on System Design Automation, Dresden, March 1998

Kuhn, Rosenstiel, Kebschull
Object Oriented Hardware Modeling and Simulation Based on Java
International Workshop on IP Based Synthesis and System Design
Grenoble, 1998

Lange, Rosenstiel
Modellierung einer ATM-Switch-Steuerung
Universität Tübingen, Wilhelm-Schickard-Institut, Interner Bericht, WSI-97-6, ISSN 0946-3852, 1997

Lange, Rosenstiel
High-Level-Synthese einer ATM-Switch-Steuerung mit Monet
Universität Tübingen, Wilhelm-Schickard-Institut, Interner Bericht, WSI-98-14, ISSN 0946-3852, 1998

Ludwig, Epperlein, Kuge, Federl, Koppenhöfer, Rosenstiel
Classification of æFingerprintsÆ of Process Control Monitoring-Data with Self-organizing Maps
Proc. of EANN Æ97, Stockholm, June 1997

Ludwig, Pelz, Kessler, Sinderhauf, Koppenhoefer, Rosenstiel
Prediction of functional yield of chips in semiconductor industry applications
EANN '98, Gibraltar, Juni 1998

Maciel, Barros, Rosenstiel
Computing Communication Cost by Petri Nets for Hardware/Software Codesign
Rapid System Prototyping Proceedings, Capel Hill, North Carolina, USA, June 1997

Maciel, Barros, Rosenstiel
Using Petri Nets to Compute Communication Costs for Hardware/Software Codesign
X Brazilian Symposium on Integrated Circuit Design-SBCCI, Gramado-RS-Brazil, Aug. 1997

Martin, Rosenstiel
A Comparing Study of Technology Mapping for FPGA
Design, Automation and Test in Europe Conference and Exhibition (DATE'98), Paris, Febr. 1998

Nascimento, Rosenstiel
Partial order based modeling of concurrency at the system level
International Workshop on Conjoint Systems Engineering CONSYSE, Bad Tölz, Sept. 1997

Nascimento, Rosenstiel
Co-Synthesis Using a Partial Order Based Model of Concurrency
Workshop on Design, Test and Applications, Dubrovnik, Croatia, June 1998

Nascimento, Rosenstiel
A co-synthesis approach based on symbolic reachability analysis
Brazilian Symposium on Integrated Circuit Design 10, Rio de Janeiro/Brazil, Sept-Oct 1998

Reutter, Mößner, Kreuzer, Rosenstiel
Wiederverwendung komplexer Komponenten für Synthese und Simulation unter Verwendung von VHDL
8. E.I.S.-Workshop, Hamburg, April 1997

Reutter, Mößner, Rosenstiel
Design of generic components for efficient reuse in high level designs
Proceedings SDAÆ98, Workshop on System Design Automation, Dresden, March 1998

Reutter, Mößner, Rosenstiel
Design of reusable modules for high level designs
International Workshop on IP based synthesis and system design, Grenoble, Dezember 1998

Rosenstiel, Cechin
Neuronale Netze: Wissensextraktion aus Neuronalen Netzen
Handout CEBIT, Hannover, März 1997

Rosenstiel, Babanine
Wiederherstellung von Farben mit Neuronalen Netzen
Handout CEBIT, Hannover, März 1997

Rosenstiel, Bogdan
Neuronale Netze: Nervengesteuerte Prothese
Handout CEBIT, Hannover, März 1997

Rosenstiel
Embedded Systems on a Chip
11^th German-Japanese Forum on Information Technology, Nagano, Japan, Nov. 1997

Rosenstiel
Eingebettete Systeme im Internet - Technologie für die weltweite Automation
Handzettel zu INTERTECH BODENSEE '97, Friedrichshafen, November 1997

Rosenstiel
Prototyping and Emulation
Hardware/Software Co-Design
Kluwer Academic Publishers, 1997, pp. 75-112

Rosenstiel, Weiler
Using Java in Embedded Systems Design
Proceedings of SASIMI, JAPAN-Osaka, 1997

Rosenstiel
Rapid Prototyping, Emulation and Hardware-Software Co-Debugging
NATO advanced Study Institute on System Level Synthesis, Il Ciocco/Italy, Aug. 1998

Rosenstiel, Ludwig
Neuronale Netze in Industrie und Forschung
Handouts CeBIT, Hannover, 1998

Seepold
EURIPIDES European Intellectual Property In Designing Electronic Systems
MEDEA Project, Februar 1997

Seepold, Kunzmann, Rosenstiel
Eine effiziente objekt-orientierte Wiederverwendungsmethode für den Hardware-Entwurf
8. E.I.S.-Workshop, Universität Hamburg, April 1997

Seepold, Faulhaber
An Efficient Similarity Metric for IP Reuse in RMS
2nd Workshop Reuse Techniques for VLSI Design, September 1998

Seepold
Survey of Reuse
MEDEA/ESPRIT Conference HW/SW Codesign, Seite VI1, September 1998

Seepold, Barna
Object-Oriented Data Management for Reuse: State of the Art
Technischer Bericht FZI-WP2.1-T2.1.1-Q4, MEDEA Project A-407, 1998

Seepold, Barna, Faulhaber
Classification Techniques: State of the Art
Technischer Bericht FZI-WP2.1-T2.1.2-Q4, MEDEA Project A-407, 1998

Steckelbach, Bubeck, Fößmeier, Kaufmann, Ritt, Rosenstiel
Visualization of Parallel Execution Graphs
Symposium on Graph Drawing 98, Lecture Notes in Computer Science, Dec. 1998

Tacke, Cechin, Ludwig, Mack, Rosenstiel
Classification of a -Helix and b -Sheet Structures in Proteins
Proceedings of the Fourth International Conference on Engineering Applications of Neural Networks, Gibraltar, June 1998

Theißinger, Vierhaus, Rosenstiel
Kombinierte Registerzuordnung und Instruktionsablaufplanung für irreguläre Architekturen
8. E.I.S.-Workshop, Universität Hamburg, April 1997

Thole, Rosenstiel
Speicherallokation vor der High Level Synthese mit Profilinginformationen
8. E.I.S.-Workshop, Universität Hamburg, April 1997

Trautwein, Rosenstiel
Elektronik-CAD-Anwendungen im www
GI-Fachtagung, Tele-CAD-Produktentwicklung in Netzwerken (CADÆ 98), Darmstadt, März 1998

Weiler, Kunzmann, Rosenstiel
Performance Analysis for a Java-based Virtual Prototype
Internation. Workshop on Rapid System Prototyping, USA-Chapel Hill, June 1997

Weiß, Hergenhan, Rosenstiel
Systematischer Entwurf und Test eingebetteter Systeme am Beispiel eines ATM-Diagnosesystems
GI/ITG-Workshop: Zielarchitekturen Eingebetteter Systeme, Rostock, Sept. 1997

Weiß, Kistner, Kunzmann, Rosenstiel
Analysis of XC6000 Architecture for Embedded System Design
IEEE Symposium on Field-Programmable Custom Computing Machines FCCM `98, Napa, CA, USA, April 1998

Wilberg, Kuth, Rosenstiel, Vierhaus
A Design Management System for the WWW
8. E.I.S.-Workshop, Universität Hamburg, April 1997

Vorträge

ALEXEI BABANINE, Kalibration von Scannern mit Neuronalen Netzen, CeBIT, 13.3.1997

ALEXEI BABANINE, Neuronale Netze für Farbwiederherstellung, SWF-Fernsehen, Baden-Baden, 18.6.1997

ALEXEI BABANINE, Neural networks and information search, OASIS-Projekttreffen, St. Petersburg, 1.7.97

ALEXEI BABANINE, Artificial Neural Networks for the Restoration of Colours in Scanned Images, 15th IMACS World Congress, Berlin, 28.8.1997

ALEXEI BABANINE, Neural Networks and information retrieval: from profile to vector space, OASIS-Projekttreffen, Tuebingen, 28.10.1997

ALEXEI BABANINE, Protocols Merging in OASIS Project, OASIS-Projekttreffen, Dublin, 3.1.1998

ALEXEI BABANINE, Wiederherstellung von Farben mit neuronalen Netzen, CeBIT'98, Hannover, 19.3.1998

ALEXEI BABANINE, Subsystem Specifications and Interfaces: OASIS Project, OASIS-Projekttreffen, St. Petersburg/Russland, 16.6.1998

ALEXEI BABANINE, Restoration of Colours in Scanned Images, Daimler-Benz-Stiftung, Willebadessen, 18.9.1998

KLAUS BESCHORNER, Realisierung einer Client/Server-Anwendung mit CORBA und Java unter Berücksichtigung bestehender C++-Komponenten, JIT'98 Java-Informations-Tage, 12.-13.11.98

MARTIN BOGDAN, Processing of Nerve Cell Signal Recordings from Cultured Networks using Artificial Neural Nets, IASTED'97, Banff, 30.7.97

MARTIN BOGDAN, Real Time Processing of Nerve Signals for Controlling Limb Prostheses, IPCAT'97, Sheffield, 3.9.97

MARTIN BOGDAN, Cultured nerve cell networks as biosensor using artificial neural nets, GRETSI'97, Grenoble, 15.9.97

MARTIN BOGDAN, Neuro-Fuzzy Control for Functional Electrical Stimulation - An Approach, GRIP Kick-Off-Meeting, Pisa, 13.3.98

MARTIN BOGDAN, Signalverarbeitung biologischer Nervensignale zur Steuerung einer Protheses mit Hilfe künstlicher neuronaler Netze, Kolloquium der Fakultät für Informatik, Tübingen, 15.7.98

MARTIN BOGDAN, Control system for Functional Electrical Stimulation using Artificial Neural Nets", GRIP Meeting, St. Ingbert, 5.9.98

MARTIN BOGDAN, Architecture of the HLC and LLC of the GRIP demonstrator, GRIP Meeting, Barcelona, 4.12.98

MARTIN BOGDAN, Verarbeitung von peripheren Nervensignalen mit Hilfe künstlicher neuronaler Netze, Neurologie Klinikum "Auf dem Schanrrenberg", Tübingen, 4.7.1997

OLIVER BRINGMANN, Hierarchische High-Level Synthese für anwendungsspezifische Prototypenimplementierungen, Universität Hannover, 3.6.1997

OLIVER BRINGMANN, Hierarchische Synthese, GI/ITG/GME Fachgruppentreffen Beschreibungssprachen und Modellierungsparadigmen, Universität Tübingen, 24.6.1997

OLIVER BRINGMANN, Hierarchische Synthese für anwendungsspezifische

Prototypenimplementierungen, 2. DFG-Workshop Rapid Prototyping, BMW München, 15.9.1997

OLIVER BRINGMANN, Resource Sharing in Hierarchical Synthesis, International Conference on Computer Aided Design (ICCAD), San Jose, USA, 11.11.1997

OLIVER BRINGMANN, Überblick über Techniken der High-Level Synthese, Kolloquiumsvortrag, Universität Erlangen-Nürnberg, 9.12.1997

OLIVER BRINGMANN, CADDY in einer Rapid-Prototyping-Umgebung, 1. DFG-Kooperationstreffen Rapid Prototyping, Technische Universität München, 22.1.1998

OLIVER BRINGMANN, Cross-Level Hierarchical High-Level Synthesis, Design, Automation, and Test in Europe (D.A.T.E.), Paris, 25.2.1998

OLIVER BRINGMANN, Hierarchical Synthesis using White-Box Component Reuse, 2. EURIPIDES Workshop, Paris, 27.2.1998

OLIVER BRINGMANN, SDL nach VHDL Umsetzung mit Hilfe der Architektursynthese, 2. DFG-Kooperationstreffen Rapid Prototyping Erlangen, Universität Erlangen-Nürnberg, 3.6.1998

OLIVER BRINGMANN, Hierarchical Synthesis using White-Box Component Reuse,

Hardware/Software Codesign Medea/Esprit Conference, Grenoble, 17.9.1998

OLIVER BRINGMANN, SDL2VHDL: Stand der Arbeiten und geplante Erweiterungen,

3. DFG-Kooperationstreffen Rapid Prototyping Erlangen, FZI Karlsruhe, 20.11.1998

OLIVER BRINGMANN, Synchronization Detection for Multi-Process Hierarchical Synthesis, Intl. Symposium on System Synthesis (ISSS), Hsinchu, Taiwan, 1998

JOACHIM GERLACH, Ein skalierbarer Ansatz zur Kostenabschätzung für die Steuerung von High-Level Transformationen, GI/ITG/GMM-Fachgruppentreffen, 5.7.97, Tübingen

JOACHIM GERLACH, A Scalable Methodology for Cost Estimation in a Transformational High-Level Design Space Exploration Environment, DATE'98, Paris/France, 26.2.98

JOACHIM GERLACH, Eine Umgebung zur transformationalen Entwurfsraum-Exploration, GI/ITG/GMM Workshop on Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, Paderborn, 10.3.98

JOACHIM GERLACH, Transformational Optimization of the Full Rate Speech Transcoder GSM, Open Project Workshop on System Design Automation (SDA'98), Dresden, 30.3.98

JOACHIM GERLACH, Transformationale Entwurfsraum-Exploration, 43rd International Scientific Colloquium Ilmenau (IWK'98), Ilmenau, 22.9.98

JOACHIM GERLACH, Development of a High-Level Design Space Exploration Methodology. Hardware/Software Co-Design Consortium, Project Meeting, Mentor Graphics Inc. San Francisco/California, 13.6.98

UDO HEUSER, Dokumentensuche und Texturerkennung in Bildern, SWF-Fernsehen, Baden-Baden, 18.6.1997

UDO HEUSER, HTML documents classification using character trigram coding, (non-linear) PCA and SOM, OASIS-Projekttreffen, Tübingen, 28.-30.10.1997

UDO HEUSER, Neural Network Subsystem Specification - State of the Art, OASIS-Project Audit, EU-Kommission, Brüssel, 26./27.1.1998

UDO HEUSER, HTML-Dokumentenklassifikation mit Hilfe der Buchstabentrigramm-Kodierung, (nicht-linearen) Hauptkomponentenanalyse (PCA) und selbstorganisierender Karte (SOM), CeBIT'98, Hannover, 19.-25.3.1998

UDO HEUSER, HTML-Dokumentenklassifikation mit Hilfe der Buchstabentrigramm-Kodierung, (nicht-linearen) Hauptkomponentenanalyse (PCA) und selbstorganisierender Karte (SOM)", VLSI-Workshop'98, Sölden/Österreich, 21.-28.3.1998

UDO HEUSER, Neural Network (NN) Subsystem Specification, OASIS-Projekttreffen, St. Petersburg/Russland, 16.-17.6.1998

UDO HEUSER, OASIS - Intelligente Internet-Suche mit Hilfe neuronaler Netze, IHK-Forum "Medien und Medienwirtschaft", IHK Reutlingen, 26.11.1998

UDO HEUSER, OASIS - Intelligente Internet-Suche mit Hilfe neuronaler Netze, Messe "Wirtschaft trifft Wissenschaft", Stuttgart, 8./9.12.1998

TOMMY KUHN, Java Based Modeling and Simulation of Digital Systems on Register Transfer Level, Workshop on System Design Automation, Dresden, 30.3.1998

TOMMY KUHN, Domänenübergreifende Hardwarebeschreibung und Simulation mit Java GI/ITG Workshop Java und eingebettete Systeme, Forschungszentrum Informatik an der Universität Karlsruhe, 15.9.1998

TOMMY KUHN, Object Oriented Hardware Modeling and Simulation Based on Java International Workshop on IP Based Synthesis and System Design, Grenoble, France, 16.12.1998

LOTHAR LUDWIG, Projektübersicht Smartfab Neuronale Netze, WORKSHOP Smart Fabrication - QM, Erfurt, 27.1.1998

LOTHAR LUDWIG, Einsatz Neuronaler Netze zur Analyse von Daten aus der Halbleiterindustrie, Heilbronn (TEMIC), 18.9.1997

LOTHAR LUDWIG, Analyse der Einsatzmöglichkeiten Neuronaler Netze bei der Auswertung von elektrischen Parametern von Halbleiterbausteinen, VLSI-Workshop '98, Sölden, Österreich, 27.3.1998

LOTHAR LUDWIG, Datenformate für Analysedaten aus der Halbleiterindustrie, Tübingen, Projekttreffen Smartfab Neuronale Netze, 6.10.1998

WOLFGANG ROSENSTIEL, Hardware-Software-Codesign im Entwurf eingebetteter Systeme, Universität Würzburg, Feb. 97

WOLFGANG ROSENSTIEL, Netz-PC mit Software aus der (Internet-)Steckdose?, IBM Herrenberg, 22.4.97

WOLFGANG ROSENSTIEL, Embedded Systems on a Chip, 11^th German-Japanese Forum on Information Technology, Nagano/Japan, 11.11.97

WOLFGANG ROSENSTIEL, Prototyping and Emulation, Hardware-Software-Codesign Course, Tokio/Japan, 3.-5.12.97

WOLFGANG ROSENSTIEL, Rapid Prototyping, Emulation and Hardware-Software Co-Debugging, NATO Advanced Study Institute on System Level Synthesis, Il Ciocco/Italien, 11.-21.8.98

WOLFGANG ROSENSTIEL, Rapid Prototyping, Emulation and Hardware-Software Co-Debugging, Short course on Hardware/Software Co-Design, Taiwan, 30.11.-1.12.98

WOLFGANG ROSENSTIEL, JAVA and Embedded Systems, 3^rd Workshop on Code Generation for Embedded Processors, Witten, Univ. Dortmund, 4.3.98

WOLFGANG ROSENSTIEL, Synthese, Debugging und Prototyping von algorithmischen Verhaltensbeschreibungen, Kolloquium, Fachbereich Informatik, Universität Oldenburg, 2.7.98

WOLFGANG ROSENSTIEL, Hardware-Software Co-Design for Embedded Systems, Japan (eingeladener Vortrag anl. SASIMI 98-Konferenz), 17.-20.10.98

WOLFGANG ROSENSTIEL, Informatik û Schlüsseltechnologie des 21. Jahrhunderts, FH Esslingen anl. Partnerschaftstag, 18.11.98

RALF SEEPOLD, Standardisierungsinitiativen für virtuelle Komponenten und IP, Technischer Bericht, Fraunhofer Institut Integrierte Schaltungen, Dezember 1998

Promotionen

MARTIN BOGDAN: Signalverarbeitung biologischer Nervensignale zur Steuerung einer Prothese mit Hilfe künstlicher neuronaler Netze
15.07.98

TILMANN BUBECK: Untersuchungen zur Parallelisierung und Ausführung von Programmen in verschiedenen parallelen Speicherarchitekturen
10.06.98

ADELMO CECHIN: The Extraction of Fuzzy Rules from Neural Networks
17.12.97

Thomas Eppler: Bestimmung von Gesichtsmerkmalen zur automatischen Gesichtserkennung in der Zugangskontrolle
05.02.97

EDELWEIS HELENA ACHE GARCEZ: Modeling and Analysis of Concurrent Systems Using a Partial Order Based Model
16.3.99

ALEXANDER GEBHARD: Entwurf und Vergleich von Erkennungsverfahren sowie methoden zum Fotoausschuss fuer die automatische Gesichtserkennung
05.02.97

PETER GUTBERLET: Spezifikation und Synthese aus taktfreien VHDL-Verhaltensbeschreibungen
12.02.1997

GERNOT KOCH: Interaktives Debugging von algorithmischen Hardware-Verhaltensbeschreibungen mit Emulation
10.06.98

JÜRGEN KÖHLER: Merkmalsselektion zur Echtzeitdiagnose in Fahrzeug mittels neuronaler Netze
03.02.98

MARKUS KRUG: Concept and Implementation of a Dependable Automotive Operating System
03.02.98

RALF SEEPOLD: A Hardware Design Methodology with special Emphasis on Reuse and Synthesis
09.09.1997

CHRISTOPH WEILER: Der Einsatz von Java im Bereich eingebetteter Systeme
18.11.98

Diplomarbeiten

RAPHAEL BACHMANN: Erstellung wiederverwendbarer Module für den High-Level-Entwurf

AXEL BAUMANN: Modellierung eines fehlertoleranten Betriebssystems mit Hilfe von Statemate

KLAUS BESCHORNER: Realisierung einer Client/Server-Anwendung mit CORBA und Java unter Berücksichtigung bestehender C++-Komponenten

THOMAS BORNFLETH: Analysis of Cache Structures in Modern Processor Architectures with respects to Prefetching

ANNA MARIA BIENIK: Vergleich einer neuen Entwicklungsmethode für Elektronikfunktionen im Kfz mit der Unified Modeling Language (UML)

KAI BLANKE: Redesign einer Entwicklungsumgebung für Telefonprototypen

OLIVER DECKER: Evaluierung verschiedener Compiler für Java

NORBERT FAULHABER: Effiziente Ähnlichkeitsmetrik für die Wiederverwendung von Intellectual Property

TOBIAS GRUNDMANN: Objektorientiertes Message-Passing und entfernte Methodenaufrufe in C++

CORNELIA GUNDEL: Werkzeug zur Abbildung einer statischen Softwareprozeßstruktur auf ein Steuergerätenetzwerk

MARKUS HAIDT: Typenschlüsselanalyse, -überprüfung und Testgenerierung von Spezifikationsdaten mit Unterstützung von Intra- und Internet

RAINER HELD: Spritzmengenbestimmung beim Common-Rail-Einspritzsystem im Instationärfall mittels Neuronaler Netze

THOMAS HERMLE: Bewertung und Optimierung rechnerbasierter Auswertemethoden für chemische Gassensoren

DIRK HÖNICKE: Analytische Performancemodellierung am Beispiel der ESA/390Prozessor-Architektur

JÖRG KANIECKI: Parameterauswahl zur optimalen Klassifizierung von Nervensignalen mittels Kohonens selbstorganisierender Karte

RONNY KISTNER: Entwicklung eines Testgenerators/Monitors für ATM-Hochleistungsnetze

MARKUS KLEIN: Entwurf einer Datenbasis für wiederverwendbare Module

BERND KRUG: Aufbau eines Systems zur Wiederverwendung digitaler Schaltungskomponenten

JENS LIEDTKE: Validierung eines objektorientierten Software-Entwicklungsprozesses unter Einsatz der Entwicklungsumgebungen IBM Visual Age C++ und Object Int. Together/Professional

CARSTEN MENN: Kombinierte Allokierung und Schaltungspartitionierung auf Multi-FPGA-Zielsysteme während der High-Level-Synthese

PAUL NOVAK: Entwurf eines wiederverwendbaren Moduls zur Testvektor-Generierung

HERMANN RESCH: Extraktion signifikanter Eingangsparameter zur Ermittlung der Schwärzungszahl bei einem direkteinspritzenden Dieselmotor mittels neuronaler Netze

MARCUS RITT: Parallelisierung des Faltenwurfs von Textilien mit Partikelsystemen

STEPHEN SCHMITT: Untersuchung und Implementierung von Algorithmen für das Scheduling zeitgesteuerter, verteilter Systeme

MARC SCHNEIDER: Visualisierung und Animation der Verarbeitungsabläufe in modernen Computerarchitekturen

CARSTEN SCHULZ-KEY: Untersuchungen zur parallelen Ausführung von JAVA-Programmen für Hardware-Software-Codesign

MICHAEL SCHUNTER: Fehlereinstreuung und Fehlermodellierung für ein fehlertolerantes Datenbussystem

THOMAS SCHWEINBERGER: Entwurf eines einheitlichen auf Java basierenden Konzeptes zur Entwicklung von Smartcard Applikationen

THORSTEN STECKSTOR: Evaluierung der Vorteile des Einsatzes eines Echtzeitbetriebssystems in einem eingebetteten System am Beispiel von ASI

HARALD WEYHING: Genetische Algorithmen zur Parameteroptimierung in Modellneuronen

MARKUS WINTERHOLER: Datenflußanalyse zur VHDL-Generierung aus multithreaded Java-Programmen

Studienarbeiten

RAPHAEL BACHMANN: Entwicklung eines VHDL-Simulationsmodells des hyperstone E1-Mikroprozessors

MARTIN BAUER: Klassifikation von topologischen Waferdaten mit neuronalen Netzen

OLIVER DECKER: Evaluierung verschiedener Compiler für Java

SVEN FLECK: Programm zur Ermittlung von Schnittkräften und Leistungen bei der Fräszerspanung

ANDREAS HAUG: Anschluß gefährdeter Objekte an das Internet: Firewalltechnik für Großbanken

CHRISTOPH MANGOLD: Prozeßkommunikation mit Named Pipes, Sockets und Remote Procedure Calls im Rahmen des Client-Server-Praktikums

TOBIAS OPPOLD: Gestaltung einer Zielplattform für Java-basierte HW/SW-Systeme

SARIC, JASMIN: Implementierung von Register-Vektor-Grammatiken in C

ALICIA SCHWEITZER: Klassifikation von topologischen Waferdaten mit neuronalen Netzen

THORSTEN STECKSTOR: Technologieübergreifender FPGA-Entwurf für ein eingebettetes System am Beispiel von ASI

ROLAND WEISS: Simulation digitaler Systeme auf RT-Ebene in Java

HARALD WESTPHAL: Bestimmung von Synchronisationsintervallen bei Mehr-Prozess-Systembeschreibungen in der High-Level-Synthese

JÖRG WULFTANGE: Regressionsrechnung für die Bestimmung von Datenfolgeähnlichkeit. Eine Implementierung in C++

Liste der Projektpartner 1997/98

AMI GMBH, DRESDEN, DFG-Schwerpunkt "Eingebettete Systeme"

BECKER GMBH, KARLSBAD, Industrieprojekt

BULL S.A., LES CLAYES-SOUS-BOIS/FRANKREICH, EURIPIDES-Projekt

BUSTEC COMPUTER GMBH, BLÖNNIGEN, Industrieprojekt

CADENCE EUROPEAN LABS, ROM/ITALIEN, COSY-Projekt

CCEN-UFPE, DEPT. DE INFORMATICA, RECIFE/BRASILIEN, KIT-Projekt

CENTRE HOSPITALIER UNIVERSITAIRE VAUDOIS, LAUSANNE/SCHWEIZ, INTER-Projekt

CENTRE NACIONAL DE MICROELECTRONICA, BARCELONA/SPANIEN, INTER-Projekt

CLAB, PADERBORN, SFB 358

CONCEPT ENGINEERING GMBH, FREIBURG, ABS-Projekt

DAIMLERCHRYSLER AG, DFG-SCHWERPUNKT "EINGEBETTETE SYSTEME"

ENDRESS+HAUSER GMBH + CO., MAULBURG, ASIMA-Projekt

FHG IIS, AUßENSTELLE FÜR AUTOMATISIERUNG DES SCHALTKREIS- UND SYSTEMENTWURFS (EAS Dresden), SFB 358

FRAUNHOFER INSTITUT, BIOMEDIZINISCHE TECHNIK, ST. INGBERT, INTER-Projekt

GMD, INSTITUT FÜR SYSTEMENTWURFSTECHNIK (SET), ST. AUGUSTIN, ABS-Projekt

GOTTLIEB DAIMLER- UND KARL BENZ-STIFTUNG, Stipendium

HAHN-SCHICKARD-GESELLSCHAFT, INSTITUT FÜR MIKRO- UND INFORMATIONSTECHNIK, VILLINGEN-SCHWENNINGEN, INTER-Projekt

HERION-WERKE KG, FELLBACH, ASIMA-Projekt

HILAN GMBH, KARLSRUHE, DFG-Schwerpunkt "Eingebettete Systeme"

HYPERSTONE GMBH, KONSTANZ, Verbundprojekt

IBM LABOR, BÖBLINGEN, DFG-SCHWERPUNKT "EINGEBETTETE SYSTEME"

INPG-CSI, GRENOBLE/FRANKREICH, EURIPIDES-Projekt

KLASCHKA GMBH + CO., TIEFENBRONN-LEHNINGEN, ASIMA-Projekt

KML ELEKTRONIK GMBH, TROISDORF, ABS-Projekt

KRAFT-JAKOBS-SUCHARD, MÜNCHEN, Industriekooperation

KUHNKE GMBH, MALENTE, ASIMA-Projekt

MENTOR GRAPHICS CORPORATION, PORTLAND/USA, Co-Design Konsortium

PHILIPS, EINDHOVEN/NIEDERLANDE, COSY-Projekt

POLITECNICO DI TORINO, TURIN/ITALIEN, COSY-Projekt

PWA WALDHOF, MANNHEIM, Industriekooperation

QUICKTURN GMBH, MÜNCHEN, EURIPIDES-Projekt

ROBERT BOSCH GMBH, ERBACH, ASIMA-Projekt

ROBERT BOSCH GMBH, REUTLINGEN, SFB 358, EURIPIDES-Projekt

SCHIELE INDUSTRIEWERKE GMBH, HORNBERG, ASIMA-Projekt

SCUOLA SUPERIORE SANTA ANNA, PISA, ITALIEN, INTER-Projekt

SGS THOMSON, GRENOBLE/FRANKREICH, EURIPIDES-Projekt

SIEMENS AG, MÜNCHEN, AC8-Projekt, Smart Fabrication - Neuronale Netze, EURIPIDES-Projekt; COSY-Projekt

SMST, BÖBLINGEN, Smart Fabrication - Neuronale Netze

SYNOPSYS INC., MOUNTAIN VIEW, CA, SFB 358

SYNOPSYS GMBH, MÜNCHEN, EURIPIDES-Projekt

SYNTHESIA AB, KISTA/SCHWEDEN, EURIPIDES-Projekt

TECHNISCHE HOCHSCHULE ILMENAU, FAKULTÄT FÜR ELEKTROTECHNIK, SFB 358

TECHNISCHE UNIVERSITÄT BRAUNSCHWEIG, INST. FÜR DATENVERARBEITUNGSANLAGEN, DFG-Schwerpunkt "Rapid Prototyping"

TECHNISCHE UNIVERSITÄT DRESDEN, FAKULTÄT F. ELEKTROTECHNIK, SFB 358

TECHNISCHE UNIVERSITÄT DRESDEN, FAKULTÄT F. INFORMATIK, SFB 358

TECHNISCHE UNIVERSITÄT MÜNCHEN, DFG-Schwerpunkt "Rapid Prototyping"

TEMIC SEMICONDUCTORS, HEILBRONN, Smart Fabrication - Neuronale Netze

THOMSON-CSF COMMUNICATIONS, GENNEVILLIERS/FRANKREICH, EURIPIDES-Projekt

THOMSON-CSF SEMICONDUCTEURS SPÉCIFIQUES,

SAINT-EGRÈVE/FRANKREICH, EURIPIDES-Projekt

TRANSFERZENTRUM S&R, OFFENBURG, Industriekooperation

UNIVERSITÄT ERLANGEN-NÜRNBERG, DFG-Schwerpunkt "Rapid Prototyping"

UNIVERSITÄT FRANKFURT, DFG-Schwerpunkt "Rapid Prototyping"

UNIVERSITÄT HANNOVER, DFG-Schwerpunkt "Rapid Prototyping"

UNIVERSITÄT KARLSRUHE, FAKULTÄT FÜR MATHEMATIK,

DFG-Schwerpunkt "Eingebettete Systeme"

UNIVERSITÄT LEIPZIG, FAKULTÄT F. MATHEMATIK UND INFORMATIK, DFG-Schwerpunkt "Eingebettete Systeme"

UNIVERSITÄT MÜNCHEN, FAKULTÄT FÜR INFORMATIK, DFG-Schwerpunkt "Eingebettete Systeme"

UNIVERSITÄT OLDENBURG, DFG-Schwerpunkt "Rapid Prototyping"

UNIVERSITÄT STUTTGART, INSTITUT FÜR THEORETISCHE PHYSIK, SFB 382

UNIVERSITÄT STUTTGART, RECHENZENTRUM, SFB 382

UNIVERSITÄT TÜBINGEN, COMPUTATIONAL PHYSICS, SFB 382

UNIVERSITÄT TÜBINGEN, GRAPHISCH INTERAKTIVE SYSTEME, SFB 382

UNIVERSITÄT TÜBINGEN, INSTITUT FÜR ANGEWANDTE PHYSIK, TÜBINGEN, Molekulare Mustererkennung mit Supramolekularen Strukturen und Polymeren, DFG-Forschergruppe

UNIVERSITÄT TÜBINGEN, INSTITUT FÜR ORGANISCHE CHEMIE, TÜBINGEN, Molekulare Mustererkennung mit Supramolekularen Strukturen und Polymeren, DFG-Forschergruppe

UNIVERSITÄT TÜBINGEN, INSTITUT FÜR PHYSIK, TÜBINGEN, Molekulare Mustererkennung mit Supramolekularen Strukturen und Polymeren,

DFG-Forschergruppe

UNIVERSITÄT TÜBINGEN, INSTITUT FÜR PHYSIKALISCHE UND THEORETISCHE CHEMIE, TÜBINGEN, INTER-Projekt; Molekulare Mustererkennung mit Supramolekularen Strukturen und Polymeren, DFG-Forschergruppe

UNIVERSITÄT TÜBINGEN, MATHEMATISCHES INSTITUT, SFB 382

UNIVERSITÄT TÜBINGEN, THEORETISCHE ASTROPHYSIK, SFB 382

UNIVERSITÉ PARIS 6 (UPMC), PARIS/FRANKREICH, COSY-Projekt

UNIVERSITY OF CALIFORNIA AT IRVINE, USA, ESPRIT-NSF-Kooperationsprojekt

VERYSYS GMBH, BERLIN, ABS-Projekt

WINDRIVER GMBH, MÜNCHEN, DFG-Schwerpunkt "Eingebettete Systeme"

Kontaktadressen

Forschungszentrum Informatik (FZI)
Systementwurf in der Mikroelektronik
Haid-und-Neu-Str. 10-14
D-76131 Karlsruhe

Tel.: ++49/721/9654-401
Fax: ++49/721/9654-409
EMail: reiter@fzi.de
URL: http://www.fzi.de/sim

Universität Tübingen
Fakultät für Informatik
Arbeitsbereich Technische Informatik
D-72076 Tübingen

Tel.: ++49/7071/29-78956
Fax: ++49/7071/29-5062
EMail: eisele@informatik.uni-tuebingen.de
URL: http://www-ti.informatik.uni-tuebingen.de