Um die langen Auswertungszeiten von Kohonen's SOM zu reduzieren, entwickeln wir ein allgemeines Hardware-Software Co-Entwurfs-System. Es besteht aus einem allgemeinen Prozessor, einem anwendungsspezifischen Hardwareanteil und einer parallelen Schnittstelle. Der Softwareteil des Co-Entwurfs-Systems läuft auf dem allgemeinen Prozessor; der Hardwareteil wird durch ein High-Level-Synthese-System synthetisiert und auf ein Chip geladen. Die parallele Schnittstelle steuert die Datenkommunikation und Signalsynchronisation.
Zum Hardwareteil haben wir mit dem ,,Behavioral Compiler`` von Synopsys eine Schaltung für die SOM mit 4096 Neuronen und 4 Komponenten entworfen und mit Hilfe der Xilinx-Werkzeuge in programmierbare FPGAs (Field Programmable Gate Arrays) umgesetzt. Die Implementierung erfolgt auf dem Weaver-Prototyping-System. Es besteht aus einem Weaver-Board mit vier Xilinx XC4025 und einer Speicher-Karte. Obwohl das Design für eine spezifische Anwendung entwickelt wurde, besteht das Ziel in einer Generalisierung der SOM-Schaltung und damit des HW/SW Co-Entwurfs-System für unterschiedliche Anwendungen.