Analyse der Einsatzmöglichkeiten neuronaler Netze bei der Auswertung von elektrischen Parametern von Halbleiterbausteinen (Lothar Ludwig)

Ziel des vom BMBF geförderten Vorhabens ist die Erarbeitung neuartiger Analysemethoden für die steigende Datenflut bei der elektrischen Parametermessung in der Halbleiterfertigung.

Es ist eine wesentliche Aufgabe des Projekts, sich entwickelnde Probleme bei der Chipfertigung frühzeitig zu erkennen, um rechtzeitig Maßnahmen zur Qualitätssicherung ergreifen zu können. Um Fehlermodes und vor allem deren Ursachen möglichst schnell zu finden, werden sowohl Daten in der Herstellungsphase der Bauteile als auch später Messungen am fertigen Produkt zur Interpretation herangezogen. Dabei soll aus der Signatur (Fingerprint) der Störung bestimmter Meßparameter auf die Prozeßbereiche geschlossen werden, aus denen diese Störung stammt.

Zwei wesentliche Probleme treten bei der Analyse solcher Prozeßdaten (PCM-Daten) mit linearen Methoden auf:

1. Der Einfluß von Änderungen verschiedener Parameter auf die Qualität des entstehenden Chips ist sehr komplex (kein existierendes Modell)
2. Die Dimensionalität der Eingabedaten ist sehr hoch (viele Parameter)

Nach einer Vorverarbeitung mit statistischen Methoden verwenden wir Kohonen's selbstorganisierende Karte (SOM) zur Clusteranalyse mit dem Ziel, sich wiederholende Fingerprints zu entdecken. Erste Ergebnisse unserer Arbeit zeigen, daß dieser Ansatz zu vielversprechenden Resultaten führt.