Mit zunehmender Systemkomplexität und der Notwendigkeit, Schaltungen hierarchisch und auf hohen Abstraktionsebenen zu spezifizieren, wird auch der Anteil synthetisierter Schaltungen rasch ansteigen. Diese Entwicklung hat unmittelbaren Einfluß auf den Produktionstest, der ausgehend von einer funktional korrekten Systemspezifikation die produzierten Schaltungen auf Herstellungsfehler überprüft. Um möglichst viele Fehler mit hoher Wahrscheinlichkeit erkennen zu können, erfolgt die Generierung entsprechender Testmuster sowie die Festlegung geeigneter Fehlermodelle typischerweise auf der Gatterebene und somit für eine synthetisierte, dem Designer unbekannte Schaltungsrepräsentation.
Hieraus ergeben sich an die Testgenerierung mehrere Anforderungen: Zum einen ist eine automatische Testmustergenerierung unerläßlich, zum anderen sind in den meisten Fällen Zusatzbeschaltungen erforderlich, um die geforderte Qualität der Fehlererfassung zu erhalten. Hierzu wurden am FZI mehrere Selbsttestverfahren entwickelt, die ausgehend von einer automatisch generierten Testmustermenge die entworfene Schaltung so erweitern, daß neben einer hohen Fehlererfassung auch die entsprechende Hardware zur automatische Erzeugung der erforderlichen Testmuster auf dem Chip realisiert wird. Diese Selbsttestverfahren ermöglichen eine sehr kostengünstige Testdurchführung, da hierbei auf teure Testgeräte verzichtet werden kann.
Mit dieser Zielvorgabe wurde beispielsweise ein Verfahren entwickelt, das von einer deterministisch generierten Testmustermenge ausgehend ein linear rückgekoppeltes Schieberegister so konfiguriert, daß mit minimalem Hardwareaufwand eine ausreichende Fehlererfassung erreicht wird. Im Vergleich zum Stand der Technik wird hierbei die Methode des Testens mit gewichteten Zufallsmustern eingesetzt, wobei die Gewichte nicht auf die Schaltungseingänge, sondern auf die zu erzeugenden Testmuster abgestimmt sind. Experimentelle Daten verdeutlichen einerseits eine Reduktion der erforderlichen Zufallsmusteranzahl bei gleichzeitig reduziertem Hardwareaufwand, andererseits konnte der erforderliche Implementierungsaufwand entscheidend verringert werden.